ENGLISH 简体中文 日本語 한국어 



   
 
키워드나 부품번호를 입력해주세요    





 
개요

 


제품군

 
애플리케이션 노트
 
신제품 보도자료







Maxim > 솔루션 > 텔레콤 라인 카드: T1, E1, J1

단일 칩 트랜시버: 콤비네이션 T1, E1, J1

데이터 시트
디스플레이 제목/부품번호 주요 성능 (이점)
QV  PDF 1/2/4/8채널 TDM-Over-Packet 전송 소자
DS34S101, DS34S102, DS34S104, DS34S108

Pseudowire에서 TDM 서비스를 제공하기 위한 가장 저렴하고 가장 견고한 최소형 솔루션
QV  PDF VCXO가 내장된 고정밀 클록 발생기
MAX9450, MAX9451, MAX9452

고가의 VCXO와 외부 페일 세이프 로직을 대체하는
VCXO 및 홀드오버 기능이 내장된 최초 SONET 클록 발생기
QV  PDF T1/E1/J1 트랜시버가 내장된 이더넷 매퍼
DS33R11

QV  PDF T1/E1/J1 트랜시버
DS26521

T1, E1, J1 애플리케이션을 위한 단일 칩 프레이머와 LIU를 결합한 단일 포트 T1/E1/J1 트랜시버
QV  PDF 쿼드 이더넷 매퍼
DS33Z44

QV  PDF T1/E1/J1/64KCC BITS 소자
DS26504

QV  PDF 쿼드 T1/E1/J1 트랜시버가 내장된 역 멀티플렉싱 (inverse-multiplexing) 이더넷 매퍼
DS33R41

최대 4개 T1 또는 E1 라인을 통해 이더넷 패킷을 전송하는 애플리케이션의 설계 대폭 간소화
QV  PDF DS3/E3 단일 칩 트랜시버
DS3170

QV  PDF 4포트 셀/패킷 인터페이스가 내장된 T1/E1/J1 트랜시버
DS26556

4포트 셀/패킷 인터페이스가 내장된 T1/E1/J1 단일 칩 트랜시버
QV  PDF 쿼드 T1/E1/J1 트랜시버
DS21455, DS21458

업계 최초의 4포트 트랜시버로 외부 부품 변경 없이 모든 T1, E1, J1 표준으로 스위칭
QV  PDF T1/E1/J1 단일 칩 트랜시버 TDM/UTOPIA II 인터페이스
DS2156, DS2156L, DS2156LN

ATM 애플리케이션을 위한 업계 최초 T1/E1/J1 트랜시버
QV  PDF 쿼드 T1/E1/J1 트랜시버
DS21Q55, DS21Q55N

QV  PDF T1/E1/J1 단일 칩 트랜시버
DS2155

전세계 상호호환성을 위한 단일 애플리케이션 설계를 제공해주는 T1/E1/J1 단일 칩 트랜시버



Key Specifications:  Clock Generators
Part Number Applications fIN
(MHz)
fIN
(MHz)
fOUT
(MHz)
fOUT
(MHz)
Fixed or Continuous Frequency Output Levels Out-
puts
PLLs Program-
mability
Spread Spectrum Output Jitter
(ps)
VSUPPLY
(V)
Package/Pins
min max min max RMS
MAX9451 
Ethernet
Fibre Channel
GSM
SONET/SDH
UMTS
W-CDMA
0.008 500 15 160 Continuous HSTL 2 1 I2C No 0.8
2.5
3.3
TQFP-EP/32
MAX9450  LVPECL
TQFP-EP/32
MAX9452  LVDS
TQFP-EP/32
See All Clock Generators (27)

Key Specifications:  T/E Carrier & Packetized Products
Part Number Transmission Standard Functions Channels In-to-Out Clocks
(MHz)
VSUPPLY
(V)
EV Kit RoHS Available Package/Pins Smallest Available Pckg.
(mm2)
max w/pins
DS26521  T1/E1/J1 Framer + LIU 1 External Master Clock can be a multiple of 1.544 or 2.048 3.3 Yes See Data Sheet
See Data Sheet/
-
DS33R11 
Ethernet/Serial TDM
T1/E1/J1
Ethernet Mapper 1 1.544 to 4.096 & 8.192 Yes Yes
PBGA/256
729
DS33R41 
Ethernet/Serial TDM
T1/E1/J1
Ethernet Mapper 4 - - Yes
PBGA/400
729
DS26556  T1/E1/J1 Framer + LIU 4 External Master Clock can be a multiple of 1.544 or 2.048 - See Data Sheet
CSBGA/256
289
DS33Z44  Ethernet/Serial TDM Ethernet Mapper 4 - Yes Yes
CSBGA/256
TCBGA/256
-
DS3170  T3/E3 Framer + LIU 1 - Yes Yes
CSBGA/100
121
DS26504 
64kHz Composite Clock - G.703 Level B
64kHz - G.703 II.1 Japanese 64kHz Clock
64kHz Composite Clock - GR378
64kHz - G.703 II.2 Japanese 6312kHz Clock
64kHz Composite Clock - G.703 Level A
T1/E1/J1
BITS Element 1
0.008
0.064
1.544
2.048
6.312
19.44
Yes See Data Sheet
See Data Sheet/
-
DS21455  T1/E1/J1 Framer + LIU 4 - - Yes
PBGA/256
729
DS21458  T1/E1/J1 Framer + LIU 4 - Yes Yes
CSBGA/256
289
DS2156  T1/E1/J1 Framer + LIU 1 External Master Clock can be a multiple of 1.544 or 2.048 Yes Yes
CSBGA/100
LQFP/100
100
DS2155  T1/E1/J1 Framer + LIU 1 - Yes Yes
CSBGA/100
LQFP/100
100
See All T/E Carrier & Packetized Products (102)

Key Specifications:  High-Speed Interconnect (Differential Signaling)
Part Number Signal Type Tx VSUPPLY
(V)
Tx
MAX9450  LVPECL 2
2.5
3.3
See All High-Speed Interconnect (Differential Signaling) (132)

Key Specifications:  TDM-Over-Packet
Part Number T1/E1/Serial Streams T3/E3, STS-1 Serial Ports Mapping Methods PSN Encapsulation Protocols 10/100 MAC Interface Processor Interface Package/Pins Smallest Available Pckg.
(mm2)
RoHS Available
max w/pins
DS34S101  1 1
AAL1
CESoPSN
HDLC
SAToP
Structured
Structured with CAS
TDMoIP
Unstructured
L2TPv3 (IPv4, IPv6)
MEF-8
MPLS
RTP
UDP (IPv4, IPv6)
MII
RMII
SSMII
16-Bit
32-Bit
SPI
CSBGA/256
289 Yes
DS34S102  2
CSBGA/256
289
DS34S104  4
CSBGA/256
289
DS34S108  8
BGA/484
529
See All TDM-Over-Packet (9)



        •         •         •     개인정보보호 정책     •     법적 고지

    Copyright © 2009 by Maxim Integrated Products