MAX3673
기준 입력을 선택할 수 있는 낮은 지터 주파수 합성기
SerDes 기준 클록 규격을 넘어서는 업계 최상의 지터 성능
제품 설명
전체 데이터 시트
(PDF, 444kB)
English 다운로드
MAX3673은 두 개의 기준 클록 입력을 받아들이고 9개의 위상 정렬 출력을 생성하는 낮은 지터의 주파수 합성기이다. 이 소자는 40kHz 지터 전송 대역, 0.3psRMS (12kHz ~ 20MHz) 통합 위상 지터, 업계 최고의 전원 잡음 제거 (PSNR) 성능을 제공하여 무선 기지국 애플리케이션에서 지터 제거, 주파수 변환, 클록 분배에 적합하다.
MAX3673은 +3.3V 단일 전원으로 동작하며 일반적으로 400mW를 소비한다. 이 IC는 8mm x 8mm, 56핀 TQFN 패키지로 제공되며, -40°C ~ +85°C에서 동작한다.
EV 킷 이용 가능:
MAX3673EVKIT
주요기능
애플리케이션/용도
기준 클록 입력 2개: LVPECL
위상 정렬 클록 출력 9개: LVPECL
입력 주파수: 61.44MHz, 122.88MHz, 245.76MHz, 307.2MH
출력 주파수: 61.44MHz, 122.88MHz, 153.6MHz, 245.76MHz, 307.2MH
낮은 지터 생성: 0.3psRMS (12kHz ~ 20MHz)
두 기준 클록에 대한 클록 오류 표시기
외부 피드백으로 제로 지연 (Zero-Delay) 제공
낮은 출력 스큐: 20ps (일반)
3G 무선 기지국 클록 분배 주파수 변환 지터 클린업
Key Specifications: Clock Generators
Part Number
Applications
fIN (MHz)
fIN (MHz)
fOUT (MHz)
fOUT (MHz)
Fixed or Continuous Frequency
Output Levels
Out- puts
PLLs
Spread Spectrum
Output Jitter (ps)
VSUPPLY (V)
Package/Pins
Price
min
max
min
max
RMS
See Notes
MAX3673 NEW!
3G Wireless Base Stations Clock Distribution Frequency Translation Jitter Cleanup
61.44
307.2
61.44
307.2
Fixed
LVPECL
9
1
No
0.3
3.3
$10.85 @1k
모두 보기Clock Generators (27)
다이어그램
기능 다이어그램
문서 레퍼런스 19-4442;
개정판 0;
2009-02-10
이 페이지는 최근에 변경됨: 2009-07-08