QuickView

기술 자료

주문 정보

추가 정보

사용자 의견 (0)

전체

상태

구매 가능: 생산 중

데이터 시트

전체 데이터 시트 (PDF, 696kB) English 다운로드

정오표

정오표 DS3104 3104A1.pdf 정오표 DS3104 3104A2.pdf

제품 설명

DS3104-SE는 동기 기가비트 이더넷(GbE), 10기가비트 이더넷(10GbE), 패스트 이더넷 포트가 있는 라인 카드용으로 제작된 저가의 다기능 타이밍 IC이다. ITU-T 권고 G.8261(이전의 G.pactiming)은 현재 SONET/SDH 링크에서 수행되는 방식과 같이 물리적 레이어의 비트 클록을 동기화함으로써 패킷 링크를 통해 네트워크 동기화를 수행할 수 있다고 규정하고 있다. DS3104-SE는 송수신 방향에서 모두 이더넷 라인 카드의 동기화가 가능하다. 송신 방향에서 DS3104-SE는 리던던트 시스템 타이밍 카드로부터 19.44MHz와 같은 기존의 SONET/SDH 시스템 클록을 받아들이고, GbE GMII를 위한 125MHz GTX_CLK와 같은 주파수 동기 xMII 클록 레이트를 동기화한다. 그런 다음 각 이더넷 PHY는 xMII 클록에 이어 시스템 클록과 네트워크 클록에 주파수 동기화되는 송신 비트 클록을 동기화한다. 수신 방향에서 각 PHY 소자는 복구된 비트 클록을 분할하여 수신 xMII 클록을 생성한다. DS3104-SE는 여러 개의 이더넷 포트 중 임의 포트에서 발생하는 xMII 클록을 받아들이며 19.44MHz와 같은 주파수 동기 시스템 클록을 시스템 타이밍 카드에 전달한다. SONET/SDH 포트도 지원된다.

EV 킷 이용 가능:  DS3104DK  

주요기능		애플리케이션/용도
타이밍 카드 - 라인 카드 경로 마스터와 슬레이브 타이밍 카드에 대한 2개의 입력 클록 (LVDS/LVPECL 또는 CMOS/TTL) 프레임 동기 입력 및 출력 옵션 지속적인 입력 클록 품질 모니터링 힛리스 (Hitless) 기준 스위칭 (자동 또는 수동) 모든 입력 손실 시 홀드오버 (Holdover) 프로그래밍 가능 PLL 대역폭: 0.1Hz ~ 400Hz SONET/SDH 레이트와 이더넷 MII/GMII/XGMII 레이트 간 주파수 변환 최대 7개의 출력 클록: CMOS/TTL (≤ 125MHz) 3개, LVDS/LVPECL (≤ 312.50MHz) 2개, 듀얼 CMOS/TTL 및 LVDS/LVPECL 2개 라인 카드 - 타이밍 카드 경로 최대 8개의 입력 클록: CMOS/TTL (≤ 125MHz) 4개 및 LVDS/LVPECL/CMOS/TTL (≤ 156.25MHz) 4개 힛리스 (Hitless) 기준 스위칭 (자동 또는 수동) 이더넷 MII/GMII/XGMII와 SONET/SDH 레이트 간 주파수 변환 마스터와 슬레이브 타이밍 카드에 대한 2개의 출력 클록 (CMOS/TTL 또는 LVDS/LVPECL) 일반 Stratum 3/3E/4, SMC, SEC용 적절한 라인 카드 IC 다양한 입력 클록 주파수 지원 이더넷 xMII: 2.5, 25, 125, 156.25MHz SONET/SDH: 6.48, N x 19.44, N x 51.84MHz PDH: N x DS1, N x E1, N x DS2, DS3, E3 프레임 동기: 2kHz, 4kHz, 8kHz 커스텀: 최대 131.072MHz까지 2kHz의 임의 배수, 최대 155.52MHz까지 8kHz의 임의 배수 다양한 출력 클록 주파수 지원 이더넷 xMII: 2.5, 25, 125, 156.25, 312.5MHz SONET/SDH: 6.48, N x 19.44, N x 51.84MHz PDH: N x DS1, N x E1, N x DS2, DS3, E3 기타: 10, 10.24, 13, 30.72MHz 프레임 동기: 2kHz, 8kHz 커스텀 클록 레이트: 최대 77.76MHz까지 2kHz의 임의 배수, 최대 311.04MHz까지 8kHz의 임의 배수, 최대 388.79MHz까지 10kHz의 임의 배수 마스터 클록 발진기를 위한 내부 보상 SPI™ 프로세서 인터페이스 2.5V/3.3V I/O로 1.8V 동작 (5V까지 견딤)		MSPP, 이더넷 스위치, 라우터, DSLAM, 무선 기지국 등 WAN 장비에서의 동기식 이더넷과 SONET/SDH 포트의 다양한 조합으로 이루어진 라인 카드

다이어그램

블록 다이어그램

애플리케이션 노트

애플리케이션 노트 4391: Implement Master-Slave Timing-Card Redundancy Using Maxim Timing ICs - DS3104

EV 킷

DS3104DK

디자인 가이드

Wireless Infrastructure (PDF) Wireless (PDF) Communications (PDF)

신뢰성 보고서

신뢰성 보고서: DS3104.pdf

소프트웨어/모델

DS3104 Rev A2 Initialization Script DS3104 BGA81 BSDL 모델 DS3104 IBIS 모델 DS3104 Rev A1 Initialization Script DS3104 BSDL 모델 DS3104 Cadence Concept Symbol DS3104 Orcad Logical Symbol DS3104 Logical Symbol-XML Format

주문 정보

참고: 부품을 구매하기 위한 기타 옵션 및 링크는 http://korea.maxim-ic.com/sales에 실려 있습니다. 필요한 것을 찾지 못하셨나요? Maxim 애플리케이션 엔지니어에게 문의하십시오. 부품을 찾는데 필요한 전문가의 도움이 보통 업무일 1일 이내에 제공됩니다. 부품번호 suffix: T 또는 T&R = 테잎 앤 릴, + = RoHS/lead-free, # = RoHS/lead 예외.추가 정보: 전체 데이터 시트 또는 부품번호 규칙 *일부 패키지는 크기 편차(variation)를 가지며 이 값은 도면 상에 제시되어 있습니다. “패키지 코드/편차”는 해당 제품이 사용하고 있는 편차를 보여줍니다. 부품번호 suffix에 "+", "#", "-"는 RoHS 준수 상태를 나타냅니다. 패키지 도면에 suffix 문자는 다를 수 있습니다.

소자: 1-3 / 3

DS3104	무료 샘플	구매	상태	패키지: 타입 핀 풋프린트   도면 코드/편차 *	온도	RoHS/Lead-Free? 재료 분석
DS3104GN+			구매 가능	CSBGA,81 핀,100 mm² 도면: 21-0360 (PDF) 랜드 패턴: 90-0293 (PDF) 패키지 코드/편차 이용: X81+1*	-40°C ~ +85°C	RoHS/Lead-Free: Lead-Free 재료 분석
DS3104GN			구매 가능	CSBGA,81 핀,100 mm² 도면: 21-0360 (PDF) 랜드 패턴: 90-0293 (PDF) 패키지 코드/편차 이용: X81-1*	-40°C ~ +85°C	RoHS/Lead-Free: 아니오 재료 분석
DS3104GN-W			구매 가능	CSBGA,81 핀,100 mm² 도면: 21-0360 (PDF) 랜드 패턴: 90-0293 (PDF) 패키지 코드/편차 이용: X81-1*	-40°C ~ +85°C	RoHS/Lead-Free: 아니오 재료 분석

추가 정보

신제품 보도자료: 2007-07-17  제품 광고: 다운로드

관련된 제품군

관련 정보: 비슷한 제품군 보기 모든 Timing Card and Line Card ICs 보기 (6개 제품)

필요한 것을 찾지 못하셨나요?

익일에 제공되는 애플리케이션 엔지니어의 제품 선택 조언 파라메트릭 검색 애플리케이션 도움말

QuickView

기술 자료

주문 정보

추가 정보

제품 설명   주요기능   애플리케이션/용도   주요 사양   다이어그램

데이터 시트   정오표   애플리케이션 노트   디자인 가이드   Engineering Journal   신뢰성 보고서   소프트웨어/모델   EV 킷

가격 및 재고 유모   샘플   온라인 구매   패키지 정보   Lead-Free 정보

관련된 제품군   참고 사항   EV 킷