ENGLISH 简体中文 日本語 한국어  

    로그인 | 회원가입 


   
 
키워드나 부품번호를 입력해주세요    



DS3104
동기 이더넷 지원 기능이 내장된 라인 카드 타이밍 IC

완벽한 동기식 이더넷 지원이 가능한 SONET/SDH 라인 카드 IC


  QuickView     기술 자료     주문 정보     추가 정보     사용자 의견 (0)     전체  
제품 설명
전체 데이터 시트 (PDF, 696kB)
English Download this datasheet in PDF format다운로드
DS3104-SE는 동기 기가비트 이더넷(GbE), 10기가비트 이더넷(10GbE), 패스트 이더넷 포트가 있는 라인 카드용으로 제작된 저가의 다기능 타이밍 IC이다. ITU-T 권고 G.8261(이전의 G.pactiming)은 현재 SONET/SDH 링크에서 수행되는 방식과 같이 물리적 레이어의 비트 클록을 동기화함으로써 패킷 링크를 통해 네트워크 동기화를 수행할 수 있다고 규정하고 있다. DS3104-SE는 송수신 방향에서 모두 이더넷 라인 카드의 동기화가 가능하다.

송신 방향에서 DS3104-SE는 리던던트 시스템 타이밍 카드로부터 19.44MHz와 같은 기존의 SONET/SDH 시스템 클록을 받아들이고, GbE GMII를 위한 125MHz GTX_CLK와 같은 주파수 동기 xMII 클록 레이트를 동기화한다. 그런 다음 각 이더넷 PHY는 xMII 클록에 이어 시스템 클록과 네트워크 클록에 주파수 동기화되는 송신 비트 클록을 동기화한다. 수신 방향에서 각 PHY 소자는 복구된 비트 클록을 분할하여 수신 xMII 클록을 생성한다. DS3104-SE는 여러 개의 이더넷 포트 중 임의 포트에서 발생하는 xMII 클록을 받아들이며 19.44MHz와 같은 주파수 동기 시스템 클록을 시스템 타이밍 카드에 전달한다. SONET/SDH 포트도 지원된다.

주요기능   애플리케이션/용도
  • 타이밍 카드 - 라인 카드 경로
    • 마스터와 슬레이브 타이밍 카드에 대한 2개의 입력 클록 (LVDS/LVPECL 또는 CMOS/TTL)
    • 프레임 동기 입력 및 출력 옵션
    • 지속적인 입력 클록 품질 모니터링
    • 힛리스 (Hitless) 기준 스위칭 (자동 또는 수동)
    • 모든 입력 손실 시 홀드오버 (Holdover)
    • 프로그래밍 가능 PLL 대역폭: 0.1Hz ~ 400Hz
    • SONET/SDH 레이트와 이더넷 MII/GMII/XGMII 레이트 간 주파수 변환
    • 최대 7개의 출력 클록: CMOS/TTL (≤ 125MHz) 3개,
      LVDS/LVPECL (≤ 312.50MHz) 2개,
      듀얼 CMOS/TTL 및 LVDS/LVPECL 2개
  • 라인 카드 - 타이밍 카드 경로
    • 최대 8개의 입력 클록: CMOS/TTL (≤ 125MHz) 4개 및 LVDS/LVPECL/CMOS/TTL (≤ 156.25MHz) 4개
    • 힛리스 (Hitless) 기준 스위칭 (자동 또는 수동)
    • 이더넷 MII/GMII/XGMII와 SONET/SDH 레이트 간 주파수 변환
    • 마스터와 슬레이브 타이밍 카드에 대한 2개의 출력 클록 (CMOS/TTL 또는 LVDS/LVPECL)
  • 일반
    • Stratum 3/3E/4, SMC, SEC용 적절한 라인 카드 IC
    • 다양한 입력 클록 주파수 지원
      • 이더넷 xMII: 2.5, 25, 125, 156.25MHz
      • SONET/SDH: 6.48, N x 19.44, N x 51.84MHz
      • PDH: N x DS1, N x E1, N x DS2, DS3, E3
      • 프레임 동기: 2kHz, 4kHz, 8kHz
      • 커스텀: 최대 131.072MHz까지 2kHz의 임의 배수, 최대 155.52MHz까지 8kHz의 임의 배수
    • 다양한 출력 클록 주파수 지원
      • 이더넷 xMII: 2.5, 25, 125, 156.25, 312.5MHz
      • SONET/SDH: 6.48, N x 19.44, N x 51.84MHz
      • PDH: N x DS1, N x E1, N x DS2, DS3, E3
      • 기타: 10, 10.24, 13, 30.72MHz
      • 프레임 동기: 2kHz, 8kHz
      • 커스텀 클록 레이트: 최대 77.76MHz까지 2kHz의 임의 배수, 최대 311.04MHz까지 8kHz의 임의 배수, 최대 388.79MHz까지 10kHz의 임의 배수
    • 마스터 클록 발진기를 위한 내부 보상
    • SPI™ 프로세서 인터페이스
    • 2.5V/3.3V I/O로 1.8V 동작 (5V까지 견딤)

 
  • MSPP, 이더넷 스위치, 라우터, DSLAM, 무선 기지국 등 WAN 장비에서의 동기식 이더넷과 SONET/SDH 포트의 다양한 조합으로 이루어진 라인 카드

    Key Specifications:   Timing Card and Line Card ICs
    Part Number Number of Independent DPLLs Number of Input Clocks Number of Differential Input Clocks Number of Output Clocks Number of Differential Output Clocks Input Clock Frequencies Output Clock Frequencies Number of DS1/E1/J1 Receivers Number of DS1/E1/J1 Transmitters Minimum DPLL Bandwidth (Hz) Maximum DPLL Bandwidth (Hz) Smallest Available Package (max w/pins) (mm2) Price**
    DS3104  2 8 4 7 4 2kHz and 4kHz
    25.00MHz
    125.00MHz
    156.25MHz
    312.5MHz
    N x 19.44MHz
    N x 2kHz up to 131.072MHz
    N x 8kHz up to 155.52MHz
    N x DS1
    N x E1
    2kHz
    6.48MHz
    8kHz
    25.00MHz
    51.84MHz
    62.5MHz
    125.00MHz
    155.52MHz
    156.25MHz
    311.04MHz
    312.5MHz
    DS3
    E3
    N x 10kHz up to 388.79MHz
    N x 19.44MHz
    N x 2kHz up to 77.76MHz
    N x 8kHz up to 311.04MHz
    N x DS1
    N x DS2
    N x E1
    0 0 0.1 400 100 $33.60 @ 1k
    See All Timing Card and Line Card ICs (6)
    Notes:
    **This pricing is BUDGETARY, for comparing similar parts. Prices are in U.S. dollars and subject to change. Quantity pricing may vary substantially and international prices may differ due to local duties, taxes, fees, and exchange rates. For volume-specific prices and delivery, please see the price and availability page or contact an authorized distributor.

    다이어그램
    DS3104: Block Diagram
    블록 다이어그램

    필요한 것을 찾지 못하셨나요?
  • 익일에 제공되는 애플리케이션 엔지니어의 제품 선택 조언
  • 파라메트릭 검색
  • 애플리케이션 도움말
  •  QuickView   기술 자료   주문 정보   추가 정보  
     제품 설명 
     주요기능 
     애플리케이션/용도 
     주요 사양 
     다이어그램 

     데이터 시트 
     정오표 
     애플리케이션 노트 
     디자인 가이드 
     Engineering Journal 
     신뢰성 보고서 
     소프트웨어/모델 
     EV 킷 

     가격 및 재고 유모 
     샘플 
     온라인 구매 
     패키지 정보 
     Lead-Free 정보 

     관련된 제품군 
     참고 사항 
     EV 킷 

    문서 레퍼런스 19-4627; 2009-05-12
    이 페이지는 최근에 변경됨: 2009-05-12


            •         •         •     개인정보보호 정책     •     법적 고지

        Copyright © 2009 by Maxim Integrated Products