|
전체 데이터 시트
(PDF, 168kB)
|
English  다운로드
|
|
|
|
MAX9396은 루프백 기능을 가진 2:1 멀티플렉서 및 1:2 디멀티플렉서로 구성된다. 멀티플렉서 부(채널 B)는 2개의 차동 입력을 받아들이고 단일 차동 출력을 발생시킨다. 디멀티플렉서 부(채널 A)는 단일 차동 입력을 받아들이고 2개의 병렬 차동 출력을 발생시킨다. MAX9396은 채널 A의 입력을 채널 B의 출력에 연결시키는 루프백 모드를 제공하며, 채널 B의 선택된 입력을 채널 A의 출력에 연결한다.
MAX9396의 차동 입력은 CML/LVPECL 레벨을 받아들이며, +0.6V ~ (VCC - 0.05V)의 공통 모드 전압을 가진 LVDS 입력도 받아들일 수 있다. 차동 입력은 LVDS 호환되며 100Ω 부하를 구동한다.
3개의 LVCMOS/LVTTL 로직 입력은 입력과 출력 간 내부 연결을 제어하는데, 하나는 채널 B(BSEL)의 멀티플렉서용, 다른 두 개는 채널 A와 B(LB_SELA 및 LB_SELB)의 루프백 제어용이다. 각 차동 출력 페어를 위한 독립적인 인에이블 입력은 추가적인 유연성을 제공한다.
페일 세이프 회로는 입력이 구동되지 않거나 공통 모드 전압이 +0.6V 미만일 때 출력을 낮은 차동 상태로 놓는다.
초저 57psP-P(일반) PRBS (pseudorandom bit sequence) 지터는 특히 클록 및 데이터 복구 기능을 통합하는 링크 또는 시리얼라이저 및 디시리얼라이저 등 타이밍 에러에 매우 민감한 고속 링크에서 신뢰할 수 있는 통신을 보장한다. 고속 스위칭 성능은 1.25Gbps 동작 및 채널 간 87ps (최대) 미만 스큐를 보장한다.
MAX9396은 32핀 TQFP 패키지로 제공되며 -40°C ~ +85°C의 넓은 온도 범위에서 동작한다.
|
