ENGLISH 简体中文 日本語 한국어  

    로그인 | 회원가입 


   
 
키워드나 부품번호를 입력해주세요    



DS3101
Stratum 2/3E/3 타이밍 카드 IC

SONET/SDH Stratum 3/3E 규격 만족 타이밍 카드 IC


  QuickView     기술 자료     주문 정보     추가 정보     사용자 의견 (0)     전체  
제품 설명
전체 데이터 시트 (PDF, 672kB)
English Download this datasheet in PDF format다운로드
DS3101은 외부 TCXO 또는 OCXO와 함께 사용될 때 SONET/SDH 네트워크에 고도로 통합된 중앙 타이밍 (central timing) 및 동기화 솔루션을 제공한다. 이 소자는 14개 입력 클록을 사용하여 여러 개의 라인 카드로부터 라인 타이밍과 외부 DS1/E1 BITS 트랜시버로부터 외부 타이밍을 모두 직접 받아들인다. 모든 입력 클록은 주파수 정확도와 활동에 대해 지속적으로 모니터링된다. 입력 클록 중 임의 2개 클록을 코어 DPLL 2개에 대한 기준 클록으로 선택할 수 있다. T0 DPLL은 GR-1244, GR-253, G.812 Type I-IV, G.813, G.8262의 Stratum 2, 3E, 3, 4E, 4 요구사항을 준수한다. 코어 DPLL 출력으로부터 11개 출력 클록 핀에 다양한 출력 클록 주파수와 프레임 펄스를 생성할 수 있다. 타이밍 카드 장치 보호를 위해 2개의 DS3101 소자를 마스터/슬레이브 배열로 구성할 수 있다.

DS3101 레지스터 및 I/O 핀은 Semtech의 ACS8520 및 ACS8530 타이밍 카드 IC와 역 호환(backward compatible)된다. DS3101은 BITS 트랜시버가 내장되지 않은 점만 제외하면 DS3100과 기능이 동일하다.

주요기능   애플리케이션/용도
  • Stratum 2, 3E, 3, 4E, 4 플러스 SMC/SEC/EEC용 동기화 서브시스템
    • GR-1244 Stratum 2-4, GR-253, G.812 Type I-IV, G.813, G.8262 요구사항 만족
    • 적절한 외부 발진기를 이용한 Stratum 2, 3E 또는 3 홀드오버 (Holdover) 정확도
    • 프로그래밍 가능 대역폭: 0.5mHz ~ 70Hz
    • 입력 손실 시 힛리스 (Hitless) 기준 스위칭
    • 위상 빌드 아웃 및 과도 흡수
    • ITU-T G.8261에 따라 기가비트 동기 이더넷에 125MHz로 동기 및 발생
  • 14개 입력 클록
    • 10개의 CMOS/TTL 입력이 최대 125MHz까지 2kHz, 4kHz, 8kHz의 임의 배수를 받아들임
    • 2개의 LVDS/LVPECL/CMOS/TTL 입력이 최대 125MHz 플러스 155.52MHz까지 Nx8kHz를 받아들임
    • 64kHz 컴포지트 클록 수신기 2개
    • 지속적인 입력 클록 품질 모니터링
    • 별도의 2/4/8kHz 프레임 싱크 입력
  • 11개 출력 클록
    • 5개의 CMOS/TTL 출력이 최대 77.76MHz까지 내부에서 생성된 모든 클록 구동
    • 2개의 LVDS 출력이 각각 최대 311.04MHz까지 내부에서 생성된 모든 클록 구동
    • 64kHz 컴포지트 클록 송신기 1개
    • 1.544MHz/2.048MHz 출력 클록 1개
    • 2개의 싱크 펄스: 8kHz 및 2kHz
    • 출력 클록 레이트: 2kHz, 8kHz, NxDS1, NxDS2, DS3, NxE1, E3, 6.48MHz, 19.44MHz, 38.88MHz, 51.84MHz, 62.5MHz, 77.76MHz, 125MHz, 155.52MHz, 311.04MHz
  • 마스터 클록 발진기 주파수 정확도를 위한 내부 보상
  • 프로세서 인터페이스: 8비트 병렬 또는 SPI 직렬
  • 3.3V I/O로 1.8V 동작 (5V 허용오차)

 
  • 디지털 크로스 커넥트
  • DSLAM
  • 서비스 제공업체 라우터
  • SONET/SDH ADM, MSPP 및 MSSP

    Key Specifications:   Timing Card and Line Card ICs
    Part Number Number of Independent DPLLs Number of Input Clocks Number of Differential Input Clocks Number of Output Clocks Number of Differential Output Clocks Input Clock Frequencies Output Clock Frequencies Number of DS1/E1/J1 Receivers Number of DS1/E1/J1 Transmitters Minimum DPLL Bandwidth (Hz) Maximum DPLL Bandwidth (Hz) Price**
    DS3101  2 14 2 11 3 2kHz and 4kHz
    N x 19.44MHz
    N x 8kHz up to 155.52MHz
    N x DS1
    N x E1
    2kHz
    6.48MHz
    8kHz
    25.00MHz
    51.84MHz
    62.5MHz
    125.00MHz
    155.52MHz
    311.04MHz
    DS3
    E3
    N x 19.44MHz
    N x DS1
    N x DS2
    N x E1
    0 0 0.0005 70 $60.80 @ 1k
    See All Timing Card and Line Card ICs (6)
    Notes:
    **This pricing is BUDGETARY, for comparing similar parts. Prices are in U.S. dollars and subject to change. Quantity pricing may vary substantially and international prices may differ due to local duties, taxes, fees, and exchange rates. For volume-specific prices and delivery, please see the price and availability page or contact an authorized distributor.

    다이어그램
    DS3101: Functional Diagram
    기능 다이어그램

    필요한 것을 찾지 못하셨나요?
  • 익일에 제공되는 애플리케이션 엔지니어의 제품 선택 조언
  • 파라메트릭 검색
  • 애플리케이션 도움말
  •  QuickView   기술 자료   주문 정보   추가 정보  
     제품 설명 
     주요기능 
     애플리케이션/용도 
     주요 사양 
     다이어그램 

     데이터 시트 
     정오표 
     애플리케이션 노트 
     디자인 가이드 
     Engineering Journal 
     신뢰성 보고서 
     소프트웨어/모델 
     EV 킷 

     가격 및 재고 유모 
     샘플 
     온라인 구매 
     패키지 정보 
     Lead-Free 정보 

     관련된 제품군 
     참고 사항 
     EV 킷 

    문서 레퍼런스 19-4596; 2009-05-12
    이 페이지는 최근에 변경됨: 2009-05-13


            •         •         •     개인정보보호 정책     •     법적 고지

        Copyright © 2009 by Maxim Integrated Products