MAX9450/MAX9451/MAX9452 클록 발생기는 SONET/SDH 시스템 또는 기가비트 이더넷 시스템의 타이밍을 위한 고정밀 클록을 제공한다. MAX9450/MAX9451/MAX9452는 3G 기지국에서 고속, 고분해능 ADC 및 DAC를 위한 클록을 제공하며, 그 밖에 고정밀 CLK 신호를 발생시키는 지터 감쇄기로 사용할 수도 있다.
MAX9450/MAX9451/MAX9452에는 VCXO가 내장되어 있다. 이러한 구성으로 외부 VCXO를 사용할 필요가 없고 고정밀 클록 발생을 위한 경제적인 솔루션을 제공한다. 이들 소자에는 2개의 차동 입력과 클록 출력이 있다. 입력은 LVPECL, LVDS, 차동 신호 및 LVCMOS를 받아들인다. 입력 기준 클록 범위는 8kHz ~ 500MHz이다.
MAX9450/MAX9451/MAX9452는 각각 LVPECL, HSTL, LVDS 출력을 제공한다. 출력 범위는 크리스털 선택에 따라 최대 160MHz까지다. 입/출력 주파수 선택은 I²C 또는 SPI™ 인터페이스를 통해 구현된다. MAX9450/MAX9451/MAX9452는 12kHz ~ 20MHz 대역에서 0.8ps RMS 미만의 클록 출력 지터와 100kHz에서 -130dBc/Hz 이상의 위상 잡음 감쇄를 갖는다. 위상 동기 루프 (PLL) 필터는 외부에서 설정할 수 있으며, 필터 대역폭은 1Hz ~ 20kHz로 다양하다.
MAX9450/MAX9451/MAX9452는 힛리스 (hitless) 스위치로 입력 클록 모니터 기능을 제공한다. 선택된 기준 클록에서 오류가 감지되면 소자는 다른 기준 클록으로 전환할 수 있다. 오류가 발생한 기준 클록의 복구에 대한 반응은 복구 가능(revertive) 또는 복구 불가능(nonrevertive)이 될 수 있다. 두 기준 클록 모두 오류가 발생하면, PLL은 +25°C ±20ppm 범위 내에서 공칭 주파수를 유지한다.
다운로드
