QuickView

기술 자료

주문 정보

추가 정보

사용자 의견 (0)

전체

상태

구매 가능: 생산 중

제품 설명

전체 데이터 시트 (PDF, 11.3MB) English 다운로드 DS33R11은 T1/E1/J1 데이터 스트림을 통한 송신을 위해 HDLC 또는 X.86 (LAPS)에서 MAC 프레임을 캡슐화(encapsulation)함으로써 10/100 이더넷 LAN 세그먼트를 확장한다. 이 소자는 최대 선속 전송 능력을 사용하여 패킷의 저장 후 전송을 수행한다. 내장된 CIR (Committed Information Rate) 컨트롤러는 512Kbps씩 증가하여 라인 레이트까지 단편 대역폭 할당을 제공한다. DS33R11은 저렴한 외부 프로세서와 함께 동작할 수 있다.

EV 킷 이용 가능:  DS33R11DK, DS33ZH11DK  

주요기능		애플리케이션/용도
10/100 IEEE 802.3 이더넷 MAC (MII 및 RMII) 하프/풀 듀플렉스, 자동 플로우 제어 내장 T1/E1/J1 프레이머 및 LIU 프로그래밍 가능 FCS 및 프레임간 채우기를 통한 HDLC/LAPS 캡슐화 CIR 컨트롤러는 512Kbps씩 증가하는 단편 할당 제공 직렬 (TDM) 인터페이스를 위한 프로그래밍 가능 BERT 외부 16MB, 100MHz SDRAM 버퍼링 병렬 마이크로프로세서 인터페이스 전원 전압: 1.8V, 3.3V 2개의 신호 레이어에서 기준 설계 라우팅 IEEE 1149.1 JTAG 지원		T1/E1/J1으로 이더넷 전송 LAN 확장 투명 LAN 서비스

다이어그램

기능 다이어그램

필요한 것을 찾지 못하셨나요?

익일에 제공되는 애플리케이션 엔지니어의 제품 선택 조언 파라메트릭 검색 애플리케이션 도움말

QuickView

기술 자료

주문 정보

추가 정보

제품 설명   주요기능   애플리케이션/용도   주요 사양   다이어그램

데이터 시트   애플리케이션 노트   디자인 가이드   Engineering Journal   신뢰성 보고서   소프트웨어/모델   EV 킷

가격 및 재고 유모   샘플   온라인 구매   패키지 정보   Lead-Free 정보

관련된 제품군   참고 사항   EV 킷