| 10/100 IEEE 802.3 이더넷 MAC (MII 및 RMII) 하프/풀 듀플렉스, 자동 플로우 제어 기능 내장
| | 레이어 1 반전 멀티플렉싱은 최대 4개의 T1/E1/J1 또는 DSL 링크의 결합을 허용
| | 최대 7.75ms 차동 지연 지원
| | 채널 (바이트) 인터리빙 버스 동작
| | 대역 내 OAM 및 신호 처리 능력
| | 프로그래밍 가능 FCS, 인터프레임 채우기를 사용한 HDLC/LAPS 캡슐화
| | CIR 컨트롤러는 512kbps 단위로 세세한 할당 제공
| | 직렬 인터페이스를 위한 프로그래밍 가능 BERT
| | 외부 16MB, 100MHz SDRAM 버퍼링
| | 병렬 마이크로프로세서 인터페이스
| | 3.3V 허용 I/O IEEE 1149.1 JTAG 지원을 통한 1.8V 동작 |
|
|
|
| Bonded Transparent LAN 서비스
| | T1/E1/J1, T3/E3, OC-1/EC-1, G.SHDSL, HDSL2/4로 이더넷 전송
| | LAN 확장
|
|
|