DS3181, DS3182, DS3183, DS3184
LIU가 내장된 단일/듀얼/트리플/쿼드 ATM/패킷 PHY
라인 인터페이스 유닛이 내장된 업계 최초의 다중포트 T3/E3 ATM/패킷 PHY
제품 설명
전체 데이터 시트
(PDF, 3.6MB)
English 다운로드
DS3181, DS3182, DS3183 및 DS3184 (DS318x)는 포트 당 기반으로 하여 DS3 프레임, E3 프레임 또는 클리어 채널 데이터 스트림을 가진 DS3/E3 물리 코퍼 라인 4개 만큼의 ATM 셀이나 패킷을 매핑/디매핑하기 위해 ATM 셀/HDLC 패킷 프로세서와 DS3/E3 프레이머와 LIU를 통합한다.
EV 킷 이용 가능:
DS3184DK
주요기능
애플리케이션/용도
LI ATM/패킷 PHY를 내장한 DS3, E3 및 클리어 채널 52Mbps (CC52)용 단일 (DS3181), 듀얼 (DS3182), 트리플 (DS3183) 또는 쿼드 (DS3184) ATM/패킷 PHY
같은 PC 보드 플랫폼에서 포트 밀도 이동을 쉽게 하기 위해 핀 호환 가능
각 포트는 독립적으로 구성 가능
수신 클록/데이터 복구 및 송신 파형 정형을 수행
수신 또는 송신 경로에 놓일 수 있는 지터 감쇄기
최대 380미터 또는 1246ft (DS3) 또는 440미터 또는 1443 ft (E3) 길이의 75Ω 동축 케이블에 인터페이스함
Tx와 Rx 모두에서 1:2 변압기 사용
범용 PHY는 ATM 셀 및/또는 HDLC 패킷을 DS3 또는 E3 데이터 스트림으로 매핑함
8, 16, 32비트 버스 폭을 가진 UTOPIA L2/L3 또는 POS-PHY™ L2/L3 또는 SPI-3 인터페이스
66MHz UTOPIA L3 및 POS-PHY L3 클록
52MHz UTOPIA L2 및 POS-PHY L2 클록
포트는 POS-PHY 버스 모드에서 셀 또는 패킷 트래픽으로 독립 구성 가능
다이렉트, PLCP, DSS 및 클리어 채널 셀 매핑
다이어그램
기능 다이어그램
2006-12-14
이 페이지는 최근에 변경됨: 2009-10-07