QuickView

기술 자료

주문 정보

추가 정보

사용자 의견 (0)

전체

제품 설명

전체 데이터 시트 (PDF, 1.2MB) English 다운로드 DS31256은 256채널 HDLC로서 60 T1 또는 64 E1 데이터 스트림, 또는 2개의 T3 데이터 스트림까지 처리가 가능하다. 16개의 물리적 포트 각각은 1, 2 또는 4개의 T1 또는 E1 데이터 스트림을 처리할 수 있다. DS31256은 Layer 1, HDLC 프로세싱, FIFO, DMA, PCI 버스 및 로컬 버스 등의 블록으로 이루어져 있다. 각 포트에 하나씩 16개의 HDLC 엔진이 있으며 이들 각각은 채널화 모드에서 8.192Mbps까지의 속도로 작동이 가능하며 비 채널화 모드에서는 10Mbps까지 가능하다. DS31256은 또한 포트 0, 1, 2에만 상주하는 3개의 고속 HDLC 엔진을 가지고 있다. 이들은 52Mbps까지의 속도로 작동할 수 있다.

주요기능		애플리케이션/용도
독립적인 양방향의 256 HDLC 채널 132Mbps까지의 풀 듀플렉스 스루풋 64 T1 또는 E1 데이터 스트림까지 지원 채널화 또는 비 채널화 작동이 독립적으로 설정될 수 있는 16개의 물리적 포트(16 Tx 및 16 Rx) 3개의 고속(52Mbps) 포트; 다른 포트는 10Mbps (비 채널화)까지의 속도 가능 채널화된 포트는 각기 1, 2, 4 T1 또는 E1 라인 처리 가능 채널 당 양방향으로 DS0 루프백 포트 레벨에서의 초과 가입 투명 모드 지원 자동 에러 삽입 기능을 갖춘 기판 상에 탑재된 BERT BERT기능은 어느 HDLC 채널이나 포트에 할당될 수 있음 송수신 양방향에서 대량의 16kB FIFO 효율적인 분산/수집 DMA가 메모리 효율을 극대화 수신 데이터 패킷에 시간이 포함됨 송신 패킷 우선 순위 설정 V.54 루프백 탐지기 로컬 버스가 PCI 연결 또는 로컬 액세스 허용 Intel 또는 Motorola 버스 신호 지원 DS3134와의 후향적 호환성 33MHz 32비트 PCI (V2.1) 인터페이스 5V 묵인 I/O를 갖춘 3.3V 저전력 CMOS JTAG 지원 IEEE 1149.1 256핀 플라스틱 BGA(27mm x 27mm) 사양은 PDF 데이터 시트 6 페이지에 계속		채널화 및 빈 채널 (clear channel) T1/E1 및 T3/E3 고밀도 프레임 릴레이 액세스 고밀도 V.35 멀티링크 PPP를 지원하는 라우터 SONET/SDH EOC/ECC 터미네이션 트리플 HSSI xDSL 액세스 멀티플렉서 (DSLAM)

필요한 것을 찾지 못하셨나요?

익일에 제공되는 애플리케이션 엔지니어의 제품 선택 조언 파라메트릭 검색 애플리케이션 도움말

QuickView

기술 자료

주문 정보

추가 정보

제품 설명   주요기능   애플리케이션/용도   주요 사양   다이어그램

데이터 시트   정오표   애플리케이션 노트   디자인 가이드   Engineering Journal   신뢰성 보고서   소프트웨어/모델   EV 킷

가격 및 재고 유모   샘플   온라인 구매   패키지 정보   Lead-Free 정보

관련된 제품군   참고 사항   EV 킷