|
전체 데이터 시트
(PDF, 280kB)
|
English  다운로드
|
|
|
|
MAX9324 저 스큐, 저 지터, 클럭 및 데이터 드라이버는 차동식 LVPECL 입력은 4개의 차동식 LVPECL 출력과 하나의 단일 종단 LVCMOS 출력에 분배한다. 모든 출력은 차동식 입력이 GND와 동일하거나 또는 개방된 상태일 때 하단 로직에 대해 디폴트 값을 갖는다. MAX9324는 3.0V~3.6V의 전원으로 작동하기 때문에 3.3V 시스템에 이상적이며 단 25mA (최대)의 공급전류만을 소모한다.
MAX9324는 최대 부품 대 부품 스큐가 150ps로 낮고, 출력 대 출력 스큐도 15ps로 낮을 뿐 아니라 RMS 지터도 1.7ps로 낮기 때문에 백플레인 또는 기판에서 클럭 및 데이터 분배에 이상적이다. CLK_EN 및 SEOUT_Z는 다양한 출력의 상태를 컨트롤한다. 하측의 CLK_EN을 삽입하면 차동식 하측 조건에 대해 차동식 (Q_, Q_) 출력을 구성하고, 단일 종단 로직-로우 상태에 대해 SEOUT을 구성한다. CLK_EN의 작동은 CLK_ 입력과 동기화되어 있다. SEOUT_Z상의 상측 로직은 SEOUT을 고 임피던스 상태로 놓는다. SEOUT_Z는 CLK (CLK-bar) 입력과 비동기적이다.
MAX9324는 공간 절약형 20 핀 TSSOP 패키지 및 초소형 20 핀 4mm x 4mm의 얇은 QFN 패키지로 공급되며, -40°C~+85°C의 넓은 온도 범위에서 작동한다.
|
