- LVDS 또는 LVTTL/LVCMOS 입력 선택
- LVDS 입력 페일 세이프로 개방, 미구동 단락, 또는 미구동 병렬 종단에 대해 출력을 하이로 설정
- 별도의 뱅크 인에이블을 갖는 두 개의 출력 뱅크
- 60Ω 라인을 위한 출력 직렬 종단 내장
- 최대 200ps 출력 간 스큐
- 최대 ±100ps 피크-투-피크 추가 출력 지터
- 125MHz에서 42% ~ 58% 출력 듀티 사이클
- 125MHz 동작 주파수 보장
- VCC = 0V 또는 개방 상태일 때 LVDS 입력은 하이 임피던스 (핫 스왑 가능)
- 28핀 노출/비노출 패드형 TSSOP 또는 32-Lead QFN 패키지
- -40°C ~ +85°C 동작 온도
- 3.0V ~ 3.6V 전원
|
|
|
|