| 접합형 전계효과 트랜지스터 (JFET) 또는 JUGFET는 역 바이어스된 접합에 의해 게이트가 생성되는 FET이다. (MOSFET은 이와는 반대로 전도 게이트가 얇은 절연체에 의해 게이트 영역과 분리되어 있으며, 이 전도 게이트에 의해 생성되는 전계를 통해 접합을 생성한다).
예: p채널 JFET는 한 쪽 끝은 "드레인", 다른 쪽 끝은 "소스"인 p형 실리콘 막대로 구성된다. 이들 두 단자 사이에는 "게이트"에 연결되는 n형 재료가 있다. 게이트에 인가되는 포지티브 전압은 소스와 드레인 사이의 전류 흐름을 제한하는 "결핍 영역"을 생성한다. |
