개요: Maxim은 비디오 디스플레이와 디지털 이미지 감지의 고속, 직렬 데이터 인터커넥션을 위한 시리얼라이저/디시리얼라이저 제품군을 제공하고 있다. 최근 설계자들은 시리얼라이저/디시리얼라이저 (SerDes) 칩셋에 의해 구현되는 성능 측정과 직렬 데이터 링크의 여유도에 많은 관심을 갖고 있다. 이 애플리케이션 노트에서는 먼저 직렬 링크의 아이 템플릿을 측정한 다음 측정된 결과를 사용하여 링크 성능 여유도를 결정하는 실험적인 방법을 소개한다. 머리말 Maxim의 고속 LVDS 시리얼라이저/디시리얼라이저 (SerDes) 제품은 자동차 및 텔레콤 산업에서 비디오 디스플레이, 이미지 감지, 데이터 전송 등에 사용된다. 고속 데이터 인터커넥션에 SerDes 칩셋을 사용할 때 사용자는 SerDes 링크의 성능과 신뢰할 수 있는 데이터 전송을 위한 여유도를 알아야 할 필요가 있다. 일반적으로 설계자는 아이 다이어그램과 아이 템플릿을 사용하여 직렬 링크의 성능과 여유도를 결정한다.1,2 그러나 실험 데이터를 기초로 아이 템플릿을 결정하는 명확한 방법은 없다. 이 애플리케이션 노트에서는 직렬 링크의 측정된 아이 다이어그램과 비트 에러율로부터 아이 템플릿을 결정하는 체계적인 방법을 소개한다. 이 과정을 구체적으로 예시하기 위해 MAX9217과 MAX9250 SerDes 칩셋에 대한 아이 템플릿과 링크 여유도를 생성하였다. 테스트의 시스템 온도는 +25°C, +95°C 및 +105°C였으며 다양한 케이블 길이가 사용되었다. 참고: 이 테스트 시스템에서 MAX9250으로부터 얻은 결과는 MAX9248 디시리얼라이저에도 적용된다. 확산 스펙트럼 병렬 출력을 제외하면 MAX9248은 MAX9250과 동일한 수신 회로를 갖는다. 테스트 구성 테스트는 다음 장비들로 구성된다. Agilent 86130A 비트 분석기 Agilent 83752A 합성기 스위퍼 Agilent 70820A 초단파 천이 분석기 Agilent 3325A 함수 발생기 MAX9217 시리얼라이저와 MAX9250 디시리얼라이저 간에 물리적 링크는 MD Elektronik GmbH3에서 제공하는 고품질 차폐 케이블(부품번호 PT1482)을 통해 형성되는데, 이 케이블은 EV 보드의 송신기(MAX9217) 및 수신기(MAX9250)측에 실장된 2개의 Rosenberger4 콘센트(부품번호 D4S20D-40ML5-Y, waterblue)를 연결한다. Rosenberger에 대한 웹사이트 정보/링크는 이 애플리케이션 노트 마지막의 참고자료에 나와 있다. 그림 1은 이 테스트에 대한 일반적인 계측 구성을 보여준다. 그림 1. 아이 템플릿을 생성하는 테스트 구성 비트 분석기는 MAX9250 디시리얼라이저에 공급되는 직렬 신호를 생성하고 MAX9217에 의해 송신된 직렬 신호의 비트 에러율을 측정한다. 케이블로 비트 분석기로부터 나오는 직렬 출력과 MAX9250에 들어가는 직렬 입력을 연결한다. 이 테스트에 사용되는 케이블과 커넥터는 MD Electronik 및 Rosenberger 제품이다. 모든 부품은 엄격한 자동차 환경 요건을 충족한다. 케이블 길이가 서로 다른 PT1482가 이 테스트에 사용되었다(테스트 결과는 표 1 ~ 표3 참조). MAX9250으로부터 나오는 병렬 출력은 MAX9217에 들어가는 병렬 입력에 연결된다. MAX9217의 직렬 출력은 비트 분석기의 직렬 입력에 연결된다. 이 구성에서 직렬 비트 분석기를 사용하여 SerDes 링크의 비트 에러율을 분석할 수 있다. 합성기 스위퍼는 비트 분석기의 직렬 출력 신호를 위한 직렬 비트 클록을 생성한다. 초단파 천이 분석기는 함수 발생기를 제어하여 직렬 비트 클록의 위상에 정현 변조를 발생시킨다. 다음으로 직렬 비트 클록은 지터를 비트 분석기로부터 전송된 직렬 데이터에 삽입한다. 정현 변조의 주파수는 5MHz로 설정되는데, 이는 MAX9250의 수신기 PLL의 루프 필터 대역폭의 10배이다. 이러한 선택으로 정현 변조가 수신기 PLL에 의해 추적될 수 있는 느린 주파수 드리프트가 아닌 디시리얼라이저에 대한 위상 지터로 변환된다. 데이터 출력의 차동 전압 스윙도 비트 분석기로 설정할 수 있다. 그림 2a와 그림 2b는 비트 분석기의 직렬 데이터 출력에서 지터와 전압 스윙 변화를 보여준다. 그림 2. 주입된 지터와 출력 스윙 진폭의 변화. 그림 2a는 지터가 삽입되고 스윙이 감소했을 때 비트 분석기 출력을, 그림 2b는 정상 스윙에서 더 많은 지터가 주입되었을 때 비트 분석기 출력을 보여준다. 가변 지터와 차동 전압 스윙이 생성되었으므로 이제 링크 성능을 테스트할 수 있다. 병렬 데이터 전송률은 33Mbps로, 직렬 데이터 전송률은 660Mbps로 고정되었다. 디시리얼라이저 입력에 삽입된 전체 지터는 주입된 정현 지터와 링크의 제한된 대역폭에 의해 생성된 확정 지터를 합친 값과 같다. 아이 템플릿 생성 SerDes 링크의 성능 지표로서 아이 템플릿은 디시리얼라이저 입력에서 측정된 아이 다이어그램에 대한 제한 또는 경계를 제공한다. 아이 다이어그램이 템플릿보다 크면 디시리얼라이저가 직렬 데이터를 안정적으로 복구한다. 그러나 현재까지 이러한 아이 템플릿을 생성하는 통상적인 방법은 없다. 주요 어려움은 아이 템플릿의 형태가 케이블 특성, 신호 스윙, 지터 및 온도에 의해 달라진다는 것이다. 따라서 과제는 주어진 케이블 규격과 온도에서 특정한 아이 템플릿을 생성하는 데 있다. 신호 스윙과 지터 간의 상관관계를 디커플링하는 것도 마찬가지로 중요하다. 아이 템플릿을 생성하기 위해 디시리얼라이저 아이 다이어그램을 관찰하는 것으로부터 시작하였다. 신호 "스윙"이 관찰된 임계값보다 클 때에는 디시리얼라이저의 성능이 주로 지터에 의해 결정되었다. 다음으로 660Mbps의 직렬 데이터 전송률로 5m 케이블상에서 일련의 테스트를 수행하고 디시리얼라이저가 각각의 주어진 신호 진폭 스윙에 대해 견딜 수 있는 최대 지터를 결정했다. 만약 디시리얼라이저가 2분 동안 어떠한 비트 에러도 보이지 않으면 디시리얼라이저가 주입된 지터를 견딘다고 결론을 내릴 수 있다. 통계적으로 2분 간 비트 에러가 없다는 것은 99.9%의 신뢰도로 해당 링크의 비트 에러율이 10-10미만이라고 볼 수 있다. 그림 3은 +25°C 및 +95°C에서 주어진 신호 스윙과 허용 가능한 지터 간의 곡선을 그린 것이다. 이 때 허용 가능한 지터는 UI(Unit Interval)로 표시된다. 이 경우 1 UI = 1/660MHz = 1.515ns이다. 그림 3. 두 온도에서 주어진 신호 스윙에 대해 허용 가능한 지터 그림 3의 데이터는 일단 신호 스윙이 +25°C에서 100mVP-P 임계값보다 크면 스윙이 성능에 최소한의 영향을 미친다는 것을 보여준다. 200mVP-P 임계값을 갖는 경우 +95°C에서 동일한 결과를 관찰할 수 있다. 따라서 아이 템플릿을 측정하기 위해 기존처럼 200mVP-P로 신호 스윙을 고정하고, 링크가 실패할 때까지 주입된 지터의 양을 다르게 했다. 이와 같이 하여 일단 아이 다이어그램이 템플릿보다 크면 링크 무결성을 보장하는 아이 템플릿을 실험적으로 생성할 수 있다. 주어진 링크의 아이 템플릿 측정 정의된 아이 템플릿 생성 방법을 사용하여 서로 다른 케이블 길이와 다른 온도에서 주어진 링크의 아이 템플릿을 측정하였다. 그림 1의 테스트 구성에서 디시리얼라이저 입력의 신호 스윙이 200mVP-P가 되도록 출력 진폭을 조정했다. 이렇게 조정하면 아이 템플릿의 수직 길이(그림 3에서 "x")가 200mVP-P가 된다. 다음으로, 주입된 지터의 양을 다르게 하여 아이 템플릿의 수평 길이(그림 3에서 "y")를 결정했다. 수평 길이는 링크가 2분 동안 오차가 없는 주입된 최대 지터로 측정된다. 표 1은 다양한 실험 조건에 대한 아이 템플릿의 수평 길이를 보여준다. 수평 길이의 단위는 UI이다. 표 1. 아이 템플릿의 수평 길이 (UI) Test Board No. 0m Cable 5m* Cable PT1482 10m* Cable PT1482   +25°C +25°C +25°C 1 0.597 0.551 0.525 2 0.604 0.578 0.545 3 0.604 0.551 0.525   +95°C +95°C +95°C 1 0.657 0.630 0.597 2 0.644 0.644 0.591 3 0.637 0.624 0.597   +105°C +105°C +105°C 1 0.663 0.630 0.670 2 0.604 0.611 0.683 3 0.597 0.591 0.637 *참고: 5m 케이블에는 2.5m 지점에 1개의 커넥터가 있으며, 10m 케이블에는 2.5m, 5m, 8m 지점에 3개의 커넥터가 있다. 그림 4는 두 번의 테스트 사례에서 얻은 아이 다이어그램을 보여준다. 그림 4. 200mVP-P 및 최대 허용 가능한 지터를 갖는 아이 다이어그램 대부분의 스코프 차동 프로브는 높은 챔버 온도를 견딜 수 없다. 따라서 우리는 실온에서 동일한 신호 스윙과 주입된 지터를 사용하여 아이 다이어그램을 측정해야 했다. 실온에서 측정된 아이 다이어그램은 고온에서 측정된 아이 다이어그램과 유사할 것으로 예상했다. 이러한 예상은 디시리얼라이저의 입력이 하이 임피던스를 갖고, 입력 핀은 외부 정밀 저항에 의해 종단되어 온도에 의해 거의 영향을 받지 않는 100Ω 차동 부하를 형성하였으므로 참임이 증명되었다. 아이 템플릿으로부터 링크 여유도 결정하기 아이 템플릿에서 링크 여유도를 결정하는 것은 간단하다. 그림 5의 구성은 표 1의 템플릿을 생성하는 데 사용되는 동일한 케이블 길이와 온도로 디시리얼라이저 입력에서 아이 다이어그램을 측정한다. 그림 5. 링크 아이 다이어그램을 측정하기 위한 구성 고온에서 프로브 손상을 방지하기 위해 MAX9250 디시리얼라이저는 온도 챔버 밖에 배치한다. 표 2는 서로 다른 케이블 길이와 온도에서 아이 다이어그램의 평면적 길이를 보여준다. 표 2. 측정된 링크 아이 다이어그램 Test Board No. 0m Cable 5m Cable PT1482 10m Cable PT1482   Eye Open (Hor., UI) Eye Open (Ver., mVP-P) Eye Open (Hor., UI) Eye Open (Ver., mVP-P) Eye Open (Hor., UI) Eye Open (Ver., mVP-P)   +25°C +25°C +25°C +25°C +25°C +25°C 1 0.894 480 0.815 374 0.670 226 2 0.881 464 0.815 372 0.716 236 3 0.894 504 0.809 368 0.696 228   +95°C +95°C +95°C +95°C +95°C +95°C 1     0.815 380 0.710 220 2     0.802 388 0.723 210 3     0.842 404 0.729 248   +105°C +105°C +105°C +105°C +105°C +105°C 1     0.795 376 0.696 204 2     0.782 380 0.716 206 3     0.822 400 0.716 230 이제 표 2의 측정된 아이 다이어그램과 표 1의 아이 템플릿을 비교하여 각 링크에 대한 여유도를 생성할 수 있다. 표 3에서 보듯이 여유도는 수직 방향의 dB와 수평 방향의 UI로 계산된다. 표 3. 서로 다른 케이블 길이와 온도의 링크 여유도 Test Board No. 0m Cable 5m Cable PT1482 10m Cable PT1482   Eye Margin (Hor., UI) Eye Margin (Ver., dB) Eye Margin (Hor., UI) Eye Margin (Ver., dB) Eye Margin (Hor., UI) Eye Margin (Ver., dB)   +25°C +25°C +25°C +25°C +25°C +25°C 1 0.297 7.6 0.264 5.4 0.145 1.1 2 0.277 7.3 0.238 5.4 0.172 1.4 3 0.290 8.0 0.257 5.3 0.172 1.1   +95°C +95°C +95°C +95°C +95°C +95°C 1     0.185 5.6 0.112 0.8 2     0.158 5.8 0.132 0.4 3     0.218 6.1 0.132 1.9   +105°C +105°C +105°C +105°C +105°C +105°C 1     0.165 5.5 0.026 0.2 2     0.172 5.6 0.033 0.3 3     0.231 6.0 0.079 1.2 아이 템플릿과 아이 다이어그램을 그림에서 비교하기 위해 두 예제에 대해 아이 다이어그램 안에 아이 템플릿을 그려 넣었다(그림 6 참조). 그림 6. 아이 다이어그램 위의 아이 템플릿 표 3의 데이터에서 다음과 같은 관찰 결과를 얻을 수 있다. 아이 템플릿은 케이블 유형, 길이, 커넥터 유형, 온도, 데이터 전송률 및 칩의 차이와 같은 다양한 요소에 의해 결정된다. 5m 케이블에서 MAX9217/MAX9250 SerDes 칩셋은 660Mbps 데이터 전송률에서 신뢰할 만한 직렬 링크를 제공할 수 있는 충분한 수직 및 수평 여유도를 갖는다. 10m 케이블에서 MAX9217/MAX9250 SerDes 칩셋은 양방향에서 매우 제한된 여유도를 갖는다. 테스트 1에서 얻은 아이 템플릿(표 1 참조)은 아이 템플릿은 수평 크기를 결정하는 데 비교적 보수적이다. 예를 들어 항상 실온에서 동작하는 경우 신호 스윙 임계값을 100mVP-P로 선택하면 더 작은 아이 템플릿과 더 큰 수직 여유도가 생성된다. 요약 이 애플리케이션 노트에서는 SerDes 칩셋의 아이 템플릿을 생성하는 실험적인 방법에 대해 설명하였다. 새로운 방법에서는 신호 스윙이 링크 성능에 거의 영향을 미치지 않는 임계값을 결정하여 지터 허용오차로부터 신호 스윙을 디커플링하였다. 이 방법은 임계값을 아이 템플릿의 수직 크기로 사용하고, 허용 가능한 최대 지터를 사용하여 템플릿의 수평 크기를 결정한다. 이렇게 구현된 아이 템플릿을 사용하여 측정된 아이 다이어그램으로부터 링크 여유도를 결정할 수 있다. 유사한 글이 2008년 2월 12일 Test and Measurement World 매거진 웹사이트에 게재되었다. 참고 자료 Agilent, Inc., Application Note, "Calibrated Jitter, Jitter Tolerance Test and Jitter Laboratory with the Agilent J-BERT N4903A." Agilent, Inc., White Paper, "Comparison of Different Jitter Analysis Techniques with a Precision Jitter Transmitter." MD Elektronik GmbH, PT1482 cable information. Rosenberger, Inc., Technical Data Sheet for Right Angle PCB Plug, D4S20D-40ML5-Y. 관련 부품   APP 4099: Dec 11, 2008 MAX9217 27비트, 3MHz ~ 35MHz, DC 평형 LVDS 시리얼라이저 전체 데이터 시트 (PDF, 136kB) MAX9218 27비트, 3MHz ~ 35MHz, DC 평형 LVDS 디시리얼라이저 전체 데이터 시트 (PDF, 216kB) MAX9247 27비트, 2.5MHz ~ 42MHz, DC 평형 LVDS 시리얼라이저 전체 데이터 시트 (PDF, 188kB) MAX9248 27비트, 2.5MHz ~ 42MHz, DC 평형 LVDS 디시리얼라이저 전체 데이터 시트 (PDF, 196kB) 자동 업데이트 관심 분야의 애플리케이션 노트가 나올 때 자동으로 업데이트를 원하십니까? 그렇다면 EE-Mail™을 신청하십시오. We Want Your Feedback! 의견을 보내주세요! 위 내용이 도움이 되셨나요? 여러분의 의견을 기다립니다 — Maxim은 보내주신 정정이나 제안사항을 반영하고 있습니다. 이 페이지를 평가하고 의견을 보내주십시오.   다운로드, PDF 형식 (146kB)  AN4099, AN 4099, APP4099, Appnote4099, Appnote 4099