개요: MAX2902 ISM 전송기는 외장 합성기 IC와 결합하여 완전한 TX 경로 솔루션을 형성하기 위한 목적으로 설계되어 있다. 시스템 요구사항에 따라 fractional-N형 또는 integer-N형 합성기 IC의 어느 쪽이든 사용할 수 있다. 채널 스텝 크기, 위상 잡음, 그리고 PLL lock 시간 등이 두 가지 합성기간에 어떻게 서로 다른가를 이해해야만 특정 애플리케이션에 어느 쪽이 더 적절한지 결정할 수 있다. 이 응용 노트는 주요한 차이점을 기술하여 적절한 합성기를 선택할 수 있도록 하는 것을 목적으로 하고 있다.
MAX2900-MAX2904는 868MHz/915MHz 주파수 대역에 사용할 수 있도록 설계된 단일 칩 200mW 송신기이다. 각 IC에는 베이스밴드 PN 시퀀스 저역통과 필터, 송신 변조기, 전력 증폭기, RF VCO 등이
집적되어 있다. MAX2900, MAX2901 및 MAX2903에는 이 회로 요소들이 완전한 독립 RF 송신기 솔루션으로서 동작할수 있도록 해 주는 합성기 회로 전체를 함께 내장하고 있다. MAX2902 및 MAX2904는 외장 합성기와 함께 사용하여 주파수 계획 및 채널 설정에 있어 유연성을 극대화할 수 있도록 설계되었다.
합성기 IC를 선택할 때 가장 먼저 결정해야 하는 것은 integer-N형 또는 fractional-N형 모델 중 어느 것을 사용할 것인가
하는 것이다. 잘 설계된 시그마-델타 fractional-N형 합성기는 위상 잡음, PLL 고정 시간, 그리고 비교 오류성 신호(spur)
억제율 면에서 탁월한 성능을 제공할 수 있다. 그러나 fractional-N형 합성기의 단가가 계속 떨어지고는 있지만 integer-N형
합성기 IC가 여전히 보다 저렴한 솔루션으로서 사용되고 있다. 각 성능 지표들을 어떻게 절충할 것인지를 이해하면 어떤 합성기 솔루션을
사용할 지에 대해 보다 현명한 결정을 내릴 수 있을 것이다.
비교 주파수
MAX2902를 fractional-N형 합성기 및 integer-N형 합성기와 사용하는 두 가지 방법의 주된 차이점 중 하나는 동일하거나
혹은 대부분의 경우 좀더 작은 주파수 해상도 또는 스텝 사이즈 (FSTEP)를
얻으면서도 보다 높은 비교 주파수(FCOMP)를 사용할 수 있다는 점이다. integer-N형
합성기에서 스텝 크기는 비교 주파수와 동일하다. 그러나 fractional-N형에서는 스텝 크기가 비교 주파수에 대해 FSTEP = FCOMP/2BITS의 관계식을 갖는다. 여기서 BITS는 합성기 내의 fractional bit의 수이다.
비교 주파수를 증가시키면 생성되는 LO 신호의 루프 내 위상 잡음을 크게 줄일 수 있다. 위상 잡음은 주 합성기 분할값(N)에 비례한다.비교 주파수를 올리면 N을 줄여도 동일한 RF 주파수를 얻을 수 있으므로 분할기에 의한 잡음 발생을 억제할 수 있다. 이렇게 하면 위상잡음의 감소량을 다음 식으로 표현할 수 있다.
루프 대역폭
합성기의 비교 주파수가 증가함에 따라 비교시의 불요신호(comparison spur)의 억제도가 열화되지않도록 하면서도 보다 넓은 루프 대역폭을 사용할 수 있게 된다. 비교 주파수가 증가함에 따라 레퍼런스 오류성 신호에 대해 충분한 감쇄량을유지하면서도 비교 불요신호는 대역 바깥으로 밀려나 루프 필터에 대한 3dB 포인트 역시 바깥으로 이동하게 된다.
루프 대역폭 증가의 이점은 주파수 lock 시간(lock time)이 짧아진다는 것이다. lock 시간은 루프 필터의 컷오프 주파수에 반비례하므로 대역폭을 늘리면 PLL의 주파수 lock 시간이 줄어들게 된다. 많은 애플리케이션에서 주파수 lock 시간은 매우 중요한 파라미터이며 fractional-N형 합성기에 호환되는 넓은 루프 대역폭을 사용할 경우 그 효용은 실로 매우 크다 할 수 있다.
루프 대역폭을 증가시킬 때의 단점은 위상 검출기 잡음이 보다 넓은 대역폭에 걸쳐 합쳐지게 된다는 점이다. 위상 잡음은 루프 필터 코너 주파수까지에 대해 일정하며 그 이상이 되면 떨어지게 된다. 따라서 루프 필터 코너가 보다 멀리 밀려나게 되면 LO 신호의 적분되는 위상 잡음 오차는 의 식에 의해 증가하게 된다. Integrated Noise = 10 x log(F2/F1)
여기서 F1과 F2는 각각 넓은 대역 및 좁은 대역의 폭이다.
커플링에 대한 참고사항
MAX2902는 평균 +23.5dBm을 출력할 수 있는 온칩 전력 증폭기(PA)를 갖추고 있다. 이 정도의 출력이면 변조된 RF 출력 신호가
MAX2902과 합성기 IC 간의 VCO 신호 경로 상에 쉽게 커플링 될 수 있다. 신호 경로의 설계 및 그라운드의 배치에 주의를 기울이면커플링을 최소화할 수 있으나, 레이아웃 크기의 제한으로 인해 커플링의 영향을 배제하는 것이 어려울 수 있다. 원하지 않는 신호가 VCO 신호경로 나타날 경우 MAX2902의 LO 위상 잡음이 악화될 수 있다. 루프 대역폭이 넓게 설정될수록 회로는 RF 커플링이 덜 일어나게 된다.왜냐하면 폐루프가 커플링 잡음을 감쇄하기 때문이다. 그러나 앞서 말한 바와 같이, 루프 대역폭을 보다 넓게 하면 시스템 내에서 적분이 되는위상 오차가 증가하게 된다.
애플리케이션의 예
두 가지 예를 제시하고자 한다. 하나는 integer-N형 토폴로지를 사용하고 또 하나는 fractional-N형토폴로지를 사용한다. 폐루프 내에서의 MAX2902의 통상의 성능을 나타낼 수 있도록 두 가지 모드에 대해 공히 동일한 합성기 IC를 사용한다.설정 파라미터를 위상 잡음 곡선과 함께 두 가지 경우 모두에 대해 아래 실었다. 두 가지 방법 모두 전반적인 합성기 요구사항에 따라 실용적으로충분히 쓸모 있는 솔루션을 제공하고 있다.
여기 사용되고 있는 fractional-N형 합성기는 4비트로 되어 있고, 모듈러스 16분할의 컴포넌트를 제공한다. 이로써 비교 주파수가 정수 쪽에 비해 8배 빠르면서도 스텝 사이즈는 50퍼센트 더 작게 할 수 있다. 보다 큰 모듈러스 분할 합성기를 사용하면 이 차이가 훨씬 커질 수 있다.
위상 잡음 곡선에서 볼 수 있듯이, 대역 내 위상 잡음의 차이는 (-73.00 - -82.83) = 9.83dB이다. 이것은 10 * log
(5856/732) = 9.03dB로 계산되는 서로 다른 N분할값에 대한 이론적 차이와 매우 유사한 값이다. 따라서 fractional
합성기는 대역 내 잡음 면에서 개선된 성능을 제공한다. 그러나 적분되는 위상 잡음의 계산값은 정수형 및 분수형 방법에 대해 각각 -29dBc 및 -30dBc로 수렴한다. fractional에서 사용된 넓은 대역폭에 의해 처음의 위상 잡음 면에서의 장점이 없어졌지만, PLL 고정 시간이 거의 5분의 1로 단축되었다.
결론
MAX2902는 integer-N형 또는 fractional-N형 어느 쪽의 합성기와도 결합하여 완전한 송신 회로 솔루션을 구성할 수 있는
고집적 송신용 IC이다. MAX2902와 함께 사용할 합성기를 선택할 때는 성능 사양 중 어느 쪽이 필요하고 어느 쪽을 버릴 것인지를 먼저토하고 이해하여야 한다. 위상 잡음, 주파수 고정 시간, 채널 간격, 그리고 원가 등이 모두 바뀌므로 이를 참조하여 적절한 합성기 솔루션을
선택하도록 해야 한다.
다운로드, PDF 형식
Integrated Noise = 10 x log(F2/F1)
여기서 F1과 F2는 각각 넓은 대역 및 좁은 대역의 폭이다.