개요: 오늘날의 기지국 시스템(BTS)은 다양한 표준에 부합하고 다양한 신호 체인 영역의 핵심 규격을 만족시켜야 한다. 이 글에서는 높은 동적 성능 ADC, 가변 이득 증폭기, 믹서 및 국부 발진기와 같은 신호 체인 부품에서 이러한 요구사항이 무엇인지 알아보고 일반적인 BTS 애플리케이션에서 이것들의 사용 현황과 높은 동적 성능, 높은 인터셉트 성능 및 낮은 잡음에 대한 엄격한 요구사항을 만족시키는 방법을 자세히 다룬다. 까다로운 요구사항은 대부분의 디지털 수신기에 내장되는 고성능 아날로그-디지털 컨버터(ADC)와 아날로그 부품에 관한 것이다. 예를 들어, 휴대전화 기지국 디지털 수신기에서 상위 레벨 간섭요인(또는 블로커)을 처리하는 한편 하위 레벨 목표 신호를 제대로 복조하기 위해서는 충분한 동적 범위가 필요하다. Maxim의 MAX1418 15비트 65Msps 또는 MAX1211 12비트 65Msps ADC는 MAX9993 2GHz 또는 MAX9982 900MHz 통합 믹서와 결합하여 수신기 구성에서 두 가지 가장 중요한 단(stage)을 위해 탁월한 동적 범위를 제공한다. 또한, Maxim의 MAX2027과 MAX2055 IF 디지털 가변 이득 증폭기(DVGA)는 다양한 애플리케이션을 위해 요구되는 이득 조정 범위를 갖춘 매우 높은 3차 출력 인터셉트 성능(OIP3)을 제공한다. 셀룰러 기지국(BTS: Base Transceiver Station)은 RF 수신기(Rx)와 송신기(Tx) 기능을 수행하는 이른바 트랜시버(TRx) 모듈을 포함한 다양한 하드웨어 모듈로 구성된다. 기존의 아날로그 AMPS와 TACS BTS에서는 트랜시버 하나가 이중화된 Rx 및 Tx RF 반송파 하나를 처리한다. 필요한 호출 범위를 획득하기 위해 충분한 반송파를 제공하려면 많은 트랜시버가 필요하다. 아날로그 기술은 전세계적으로 CDMA와 WCDMA로 대체되고 있으며, 유럽에서는 10여 년 전에 GSM을 채택하였다. CDMA에서는 여러 명의 호출자가 단일 트랜시버가 다수 호출자의 신호를 동시에 처리할 수 있는 동일한 RF 주파수를 사용한다. 현재 다양한 CDMA 및 GSM 설계가 나와 있으며 비용과 전력을 절감하기 위한 방법들이 BTS 제조업체들에 의해 꾸준히 모색되고 있다. 단일 반송파 솔루션을 최적화하거나 다중 반송파 수신기를 개발함으로써 이러한 목표를 달성할 수 있다. 그림 1은 BTS 장비에서 일반적으로 사용되는 서브샘플링 수신기 구조의 주요 영역을 나타낸 것이다. 그림 1. 서브샘플링 수신기 구조. Maxim의 MAX9993 2GHz 믹서와 MAX9982 900MHz 믹서는 이득과 높은 선형성 및 저잡음 특성을 제공하므로 설계자는 설계 시 손실이 많은 수동 믹서를 제거할 수 있다. MAX2027과 MAX2055는 수신기의 1차 또는 2차 IF 단에서 동작하도록 설계되어 있다. 두 소자 모두 전체 이득 조정 범위에서 +40dBm 3차 출력 인터셉트(OIP3) 성능을 제공한다. 그림 1에는 MAX1418(15비트 65Msps)와 MAX1211(12비트 65Msps) 데이터 컨버터가 제시되어 있지만, 대부분의 애플리케이션을 만족하는 다른 속도 등급들이 두 컨버터 계열 모두에 포함되어 있다. 2차 다운 컨버전이 제거될 경우(점선으로 표시된 부분), 그림은 단일 다운 컨버전 구조를 나타낸다. Maxim의 저잡음 ADC, MAX1418 그림 1에 제시된 서브샘플링 수신기 구조의 경우 ADC에 엄격한 잡음 및 왜곡 요구사항이 부여된다. 수신기 애플리케이션에서, 하위 레벨 목표 신호는 단독으로 또는 진폭이 상당히 더 커질 수 있는 원치 않는 신호가 존재하는 상태에서 디지털 방식으로 처리된다. 적절한 수신기 설계를 위해서는 이러한 두 개의 신호 극단에서 ADC 유효 잡음 지수가 결정되어야 한다. 컨버터의 잡음 지수는 총 잡음 전력 대 열 잡음 플로어를 비교하여 결정된다. 작은 아날로그 입력 신호의 경우, 열 + 양자화 잡음 전력이 ADC의 유효 잡음 지수(NF)의 근사값을 구하는 데 사용되는 ADC의 잡음 플로어보다 우세하다. 실제로 작은 신호 조건에서 일단 ADC의 유효 잡음 지수를 알고 아날로그 회로의 캐스케이드 잡음 지수(RF & IF)가 결정되면, 필요한 수신기 잡음 지수를 만족시키기 위해 ADC 앞에서의 최소 전력 이득이 선택된다. 전력 이득의 양은 최대 블로커의 상한선, 즉 ADC 과부화 발생 이전에 수신기가 허용할 수 있는 최고 간섭 레벨을 결정한다. BTS 애플리케이션의 경우, ADC는 종종 자동 이득 제어(AGC) 기능을 구현하지 않고 잡음 지수 요구사항(수신기 감도)과 최대 블로커 요구사항을 모두 충족시킬 수 있을 정도의 충분한 동적 범위를 갖추고 있지 않다. AGC는 RF 단, IF 단, 또는 두 가지 모두에 포함될 수 있다. MAX1418 계열에 내장된 다른 컨버터들은 베이스밴드 성능을 위해 최적화되어 있다. 여기에서 fINPUT = fCLOCK/2 이다. 이 주파수 범위에서 동작시키고 이러한 베이스밴드로 최적화된 부품을 사용하면 최상의 컨버터 동적 범위가 얻어진다. 이러한 컨버터로는 65Msps 클록 속도로 최적화된 MAX1419와 80Msps 클록 속도로 최적화된 MAX1427이 있으며, 이 두 소자 모두 SFDR 성능은 베이스밴드에서 94.5dBc이다. 다음 예에서는 표 1에 나열된 MAX1418 규격을 사용한다. 표 1. MAX1418 Electrical Characteristics Parameter Condition Symbol Typ Value Units Resolution N 15 Bits Analog Input Range VID 2.56 VP-P Differential Input Resistance RIN 1 kΩ AC Specifications fCLK = 65Msps Thermal + Quantization Noise Floor Analog input = -35dBFS Nfloor -78.2 dBFS Signal-to-Noise Ratio Analog in = -2dBFS fIN = 70MHz SNR 73.6 dB Spurious-Free Dynamic Range Analog in = -2dBFS fIN = 70MHz SFDR 84 dB Signal-to-Noise-and-Distortion Analog in = -2dBFS fIN = 70MHz SINAD 73.3 dB MAX1418은 LSB를 연결하지 않고 14비트 인터페이스와 함께 사용될 수 있다. 이렇게 사용될 경우, 약간의 SNR 성능 저하가 있지만 SFDR 성능은 본질적으로 영향을 받지 않는다. 그림 2는 대형 블로커가 없을 때 ADC 잡음 기여도를 나타낸 것이다. ADC 앞에 위치한 모든 아날로그 회로는 3.5dB의 캐스케이드 잡음 지수를 가진다고 가정한다. 1차 어림셈으로서, 설계자는 ADC가 CDMA 기지국 수신기의 일부 목표 감도를 만족시키기 위해 전체 수신기 잡음 지수를 0.2dB 이하만큼 저하시켜야 하는 목표를 가지고 있다고 가정한다. 이 잡음 지수값은 대기 인터페이스 요구사항에 충분한 여분을 제공해야 한다. 이 대기 인터페이스 요구사항은 최종 검출기의 Eb/No(비트 에너지 대비 잡음 전력 스펙트럼 밀도비)에 따라 달라진다. 표 1의 MAX1418 열 + 양자화 잡음 플로어 값이 사용될 경우, 소자가 61.44Msps(50x 칩 속도)로 클록될 때 26.9dB의 등가 잡음 지수가 계산될 수 있다. 1.23MHz CDMA 채널 대역폭에서 ADC 잡음은 달성되는 프로세싱 이득으로 인해 나이키스트 대역폭에서의 잡음보다 14dB가 더 낮다. 목표한 캐스케이드 수신기 잡음 지수값 3.7dB를 달성하려면 36dB의 전체 이득이 필요하다. 그림 2. 블로커가 없을 때 ADC 잡음 기여도. ADC 앞에서의 이득이 36dB인 상태에서, 안테나 단자에서 -30dBm을 초과하는 최대 단일 톤 블로커 레벨은 ADC 최대 입력을 초과한다. cdma2000® 셀룰러 기지국 표준은 안테나 단자에서 최대 허용 블로커 레벨을 -30dBm으로 규정하고 있다. 이 예에서는 ADC에 적용되는 최대 허용 블로커 신호를 증가시키기 위해 6dB 이득 감소를 사용함으로써 표준 규격에 여유를 제공하고 있다. 2dB의 여유를 허용한다고 가정할 때, 6dB 이득 감소는 결과적으로 안테나에서 -26dBm, 그리고 ADC 입력에서 +4dBm의 최대 블로커 레벨을 가져온다(그림 3 참조). 셀룰러 표준들은 단일 톤 블로커가 존재할 때 기준 감도와 비교하여 전체적으로(잡음 + 왜곡) 3dB의 저하를 허용한다. 개별 잡음 및 왜곡 컴포넌트의 할당은 설계자의 선택에 맡겨진다. 설계자가 6dB의 AGC가 적용된 상태에서 블로커가 존재할 때 RF 프런트 엔드 캐스케이드 잡음과 왜곡이 NF를 1dB(공칭 3.5dB로부터)만큼 낮추도록 허용한다고 가정해 보자. ADC 앞에서의 이득이 30dB에 불과하고 ADC SNR 성능에 의해 유효 잡음 지수가 29.4dB로 결정된 상태에서, 캐스케이드 수신기 잡음 지수는 '차단된 조건'에서 5.7dB이고, 이것은 수신기 감도에 대해 계산된 잡음 지수 3.7dB로부터 2dB가 저하된 값이다. 이 계산은 스퓨리어스 성능을 고려하지 않기 때문에, ADC의 스퓨리어스없는 동적 범위(SFDR) 성능을 위해 추가적인 1dB 저하가 허용될 수 있다. 잡음과 SFDR 기여도를 별도로 계산하지 않고 그 대신 SINAD를 사용하여 블로커 신호 존재 시의 유효 NF를 계산할 수도 있을 것이다. 그림 3. 블로커 존재 시 ADC 잡음 기여도 단일 다운 컨버전 구조를 갖는 MAX1211 더 높은 IF 주파수에서 컨버터로부터 충분한 SNR 및 SFDR 성능이 제공될 수 있을 경우 서브샘플링 구조는 단일 다운 컨버전 구조와 함께 사용될 수 있다. Maxim의 MAX1211은 곧 출시될 핀 호환 80Msps 및 95Msps 버전과 더불어 이 구조를 염두에 두고 설계된 12비트 65Msps 컨버터이다. 이 컨버터 계열은 차동 또는 단일 종단 클록 입력과 같은 고급 기능과 함께 최대 400MHz의 입력 주파수를 위한 직접 IF 샘플링을 허용하고, 20% ~ 80%의 클록 듀티 사이클, 클록 및 데이터 타이밍의 단순화를 허용하는 데이터 유효 표시기, 2의 보수 또는 그레이 코드 디지털 출력 데이터 형식을 소형 40핀 TQFN 패키지 (6mm x 6mm x 0.8mm)에 집적할 수 있다. 175MHz의 아날로그 입력 주파수를 위한 우수한 AC 성능을 설명하는 기본 MAX1211 AC 규격에 대해서는 표 2를 참조한다. (참고: 개선된 MAX1211은 약 1개월 후 공급될 예정이며, 이 소자의 AC 규격은 아래 표와 같다). 표 2. MAX1211 Electrical Characteristics Parameter Condition Symbol Typ Value Units Resolution N 12 Bits Analog Input Range VID 2 VP-P Differential Input Resistance RIN 15 kΩ AC Specifications fCLK = 65Msps Thermal + Quantization Noise Floor Analog input = -35dBFS Nfloor 69.3 dBFS Signal-to-Noise Ratio Analog in = -0.2dBFS fIN = 32.5MHz fIN = 175MHz SNR 68.3 66.8 dB Spurious-Free Dynamic Range Analog in = -0.2dBFS fIN = 32.5MHz fIN = 175MHz SFDR 82.4 79.7 dB Signal-to-Noise-and-Distortion Analog in = -2dBFS fIN = 32.5MHz fIN = 175MHz SINAD 68.1 66.5 dB 이중 다운 컨버전 대신 단일 다운 컨버전을 선택할 때 얻어지는 중요한 이점들이 있다. 2차 다운 컨버전 믹서, 2차 IF 이득 단 및 2차 LO 신시사이저 회로를 제거함으로써, 부품 수량과 보드 공간은 약 10% 감소되고 비용은 10~20달러 절감된다. 상이한 구조를 위한 스퓨리어스 고려사항 부품 수량, 보드 공간, 전력 및 비용 절감이 충분한 인센티브를 제공하지 않을 경우, 다음 예는 단일 다운 컨버전 구조에서 MAX1211을 사용할 때 얻어지는 주파수 계획 이점을 보여준다. cdma2000 수신기가 PCS 주파수 대역에서 동작하도록 설계되었다고 가정해 보자. 61.4Msps의 샘플 레이트와 30.72MHz의 신시사이저 기본 주파수에 대해, 약 1.24MHz의 대역폭을 가지는 169MHz에서 여섯 번째 나이키스트 대역의 중심에 위치하는 1차 IF 주파수를 선택한다. 이 1차 IF 중심 주파수 169MHz를 사용하여, DDC 구조는 2차 IF 주파수가 46.08MHz에서 2차 나이키스트 대역의 중심에 위치한다고 추정한다. 표 3. SDC 및 DDC 구조를 위한 스퍼 검색 추정치 SDC DDC Parameter Value x x Receive band 1904.3800 to 1905.6200MHz x x Clock Frequency 61.44000MHz x x Max clock harmonic 30 x x Synthesizer ref freq 30.7200MHz x x Max synthesizer harmonic 40 x x First injection LS 1736.0000MHz x x Max 1st LO harmonic 5 x x Receive image band 1566.3800 to 1567.6200MHz x x First IF band 168.3800 to 169.6200MHz x Second injection LS 122.9200MHz x Max 2nd LO harmonic 5 x 1st IF image band 76.2200 to 77.4600MHz x Second IF band 45.4600 to 46.7000MHz 표 3은 단일 반송파, 단일 다운 컨버전(SDC) 및 이중 다운 컨버전(DDC) 구조의 PCS 대역 상단 근처에서 RF 반송파에 대한 스퍼 검색 추정치를 나열한 것이다. SDC 구조의 경우, 스퍼 검색 결과, RF 수신 대역, 수신 이미지 대역, IF 대역 및 IF 이미지 대역에서 총 134개의 스퍼가 검색되었다. 대부분의 스퍼는 고순위이며 수신기의 성능을 저하시키지 않는다. DDC 구조의 경우, 이 스퍼 검색 결과는 2400개 이상의 스퍼로 나타나며, 이는 SDC 구조에 대해 계산된 것보다 18배가 많다. 이러한 스퓨리어스 곱은 RF 수신 대역, 수신 이미지 대역, 1차 IF 대역, 1차 IF 이미지 대역, 2차 IF 대역 및 2차 IF 이미지 대역에서 발생한다. 상위 클록 고조파 및 신시사이저 기준 주파수의 결합으로 인한 스퍼는 좋은 보드 레이아웃 관행과 필터링을 통해 비교적 쉽게 감소시킬 수 있다. 그러나, 상당한 수의 하위 스퍼는 최소화하기가 어렵다. Maxim의 IF 증폭기, MAX2027 및 MAX2055 Maxim은 또한 1dB씩 증가하는 디지털 가변 이득 제어 기능이 있는 고성능 IF 증폭기도 공급한다. MAX2027은 50MHz~400MHz 주파수 범위에 대한 단일 종단 입력 / 단일 종단 출력을 갖춘 디지털 가변 이득 증폭기(DVGA)이다. 이 DVGA는 최대 이득에서 5dB의 저잡음 지수를 제공한다. MAX2055는 30MHz~300MHz 주파수 범위에 대해 고성능 ADC를 구동하도록 설계된 단일 종단 입력 / 차동 출력 DVGA이다. MAX2055의 차동 출력과 ADC 차동 입력 간에 스텝 업 트랜스포머가 사용될 수 있다. 이 트랜스포머는 차동으로 구동되므로, 트랜스포머 성능을 최적화하고 출력 신호들 간에 평형을 유지한다. 두 가지 DVGA 모두 5V 바이어스로 동작하고 모든 이득 설정 범위에서 +40dBm OIP3를 갖는다. 자세한 내용은 Maxim 웹사이트 korea.maxim-ic.com에서 관련 데이터 시트를 참조한다. Maxim의 고선형성 믹서, MAX9993 및 MAX9982 수신기 회로에서 믹서는 성능 요구사항이 엄격한 대형 입력 신호에 관련된다. 이상적으로는 믹서의 출력 신호 진폭과 위상이 입력 신호의 진폭과 위상에 비례하고 LO 신호 특성과는 무관하다. 이러한 가정을 사용하면 믹서의 진폭 응답은 RF 입력에 대해 선형이며 LO 입력과는 무관하다. 그러나 믹서의 비선형성은 스퓨리어스 응답이라는 바람직하지 않은 혼합 곱을 산출하는데,이것은 믹서의 RF 입력 포트에 도달하여 IF 주파수에서 응답을 생성하는 원치 않는 신호에 의해 초래된다. 이러한 혼합 곱이 목표한 IF 주파수와 간섭될 때 혼합 메카니즘은 다음과 같이 설명될 수 있다. fIF = ± m fRF ± n fLO 이다. 여기에서 IF, RF 및 LO는 각각 지정된 포트에서의 신호이고 m과 n은 혼합되어 수많은 스퓨리어스 곱 조합을 생성하는 RF 및 LO 주파수의 정수 고조파이다. Maxim의 MAX9993 및 MAX9982와 같은 통합(또는 능동) 평형 믹서 설계는 수동 솔루션과 비견되는 성능으로 인해 점점 더 인기를 얻고 있다. 평형 믹서는 m 또는 n이 우수한 2차 고조파 성능을 발휘할 경우에도 일부 스퓨리어스 응답을 거부한다. 이상적인 이중 평형 믹서는 m 또는 n(또는 둘 다)이 평형일 경우 모든 응답을 제거한다. IF, RF 및 LO 포트는 모든 이중 평형 믹서에서 상호 절연된다. 적절하게 설계된 밸룬을 사용하여, 이러한 믹서는 중첩되는 RF, IF 및 LO 대역을 가질 수 있다. MAX9993과 MAX9982는 저잡음 지수, 통합 LO 버퍼, 낮은 LO 구동, 두 개의 LO 주파수 입력을 허용하는 LO 스위치, 우수한 LO 잡음 성능, 그리고 RF 및 LO 포트에서의 통합 RF 밸룬 등의 기능을 갖추고 있다. Maxim 믹서들은 LO 잡음 성능이 탁월한 LO 버퍼가 내장되어 있어 믹서를 구동하는 입력 LO 전력 요구사항을 완화시킨다. LO 잡음은 수신기의 감도를 떨어뜨리는 하이 레벨 입력 차단 신호와 상호 혼합된다. MAX9993과 MAX9982는 블로커가 존재할 때 수신기 감도 저하에 최소한의 영향을 미치도록 설계된 저잡음 LO 버퍼를 갖추고 있다. 예를 들어, 인젝션 신호를 제공하는 VCO가 -145dBc/Hz의 측파대 잡음 성능을 가진다고 가정하면, MAX9993의 기본 LO 잡음 성능은 -164dBc/Hz이므로 컴포지트 측파대 잡음 성능은 겨우 0.05dBc/Hz ~ -144.95dBc/Hz만큼만 저하된다. 이러한 방식으로 사용자는 믹서에 로우 레벨 LO 인젝션 신호를 제공해야 하는 필요성으로부터 이점을 얻을 뿐 아니라 수신기의 상호 혼합 성능이 MAX9993 LO 버퍼 성능으로 인하여 저하되지 않는다는 확신도 얻을 수 있다. 하프 IF(1/2 IF) 스퓨리어스 응답이라고 불리우는 특히 다루기 힘든 2차 스퓨리어스 응답은 로우 사이드 인젝션의 경우 (m = 2, n = -2), 하이 사이드 인젝션의 경우 (m = -2, n = 2)의 믹서 인덱스를 위해 정의된다. 로우 사이드 인젝션의 경우, 하프 IF 스퓨리어스 응답을 생성하는 입력 주파수는 목표 RF 입력 주파수로부터 fIF/2만큼 아래에 위치해 있다(그림 4 참조). 목표 RF 주파수는 1909MHz로 표현되고, 1740MHz의 LO 주파수와 결합했을 때의 결과 IF 주파수는 169MHz이다. CDMA RF 및 IF 반송파가 1.24MHz 대역폭을 점유하고 있지만, 이 반송파는 중심 반송파 주파수를 나타내는 단일 주파수로 표시된다. 이 예의 경우, 1824.5MHz에서 원치 않는 신호는 169MHz에서 하프 IF 스퓨리어스 곱을 초래한다. 검증: 2 x fHalf-IF - 2 x fLO = 2 x (fRF - fIF/2) - 2 x (fRF - fIF) = 2 x fRF Ð 2 x fIF/2 - 2 x fRF + 2 x fIF = fIF 결과: 2 x 1824.5MHz - 2 x 1740MHz = 169MHz 그림 4. 목표한 fRF, fLO, fIF 및 목표하지 않은 fHalf-IF에 대한 주파수 위치. 제거의 양, 즉 2X2 스퓨리어스 응답은 믹서의 2차 인터셉트 지점인 IP2로부터 예측될 수 있다. 그림 5에서 2X2 IMR 또는 스퓨리어스 값은 Maxim의 MAX9993 데이터 시트에서 취해진 값이다. 그림에 나타난 신호 레벨은 입력 IP2(IIP2) 성능이 계산되는 믹서의 입력을 참조한다. 2X2 성능의 이러한 우수한 레벨의 결과는 다음과 같다. IIP2 = 2 x IMR + PSPUR = IMR + PRF = 2 x 70dBc + (-75dBm) = 70dBc + (-5dBm) = +65dBm 마찬가지로, Maxim의 MAX9982 900MHz 능동 믹서는 유사한 조건에서 65dBc와 같은 기본적인 2RF - 2LO 스퓨리어스 응답을 제공하고 그 결과는 다음과 같다. IIP2 = 2 x IMR + PSPUR = IMR + PRF = 2 x 65dBc + (-70dBm) = 65dBc + (-5dBm) = +60dBm 그림 5. 믹서 입력 IIP2를 참조한 신호에 대한 2차 인터셉트 계산. 믹서 바로 앞의 RF 경로에서 사용된 이미지 제거 필터는 증폭기 고조파를 감쇄한다. LO 경로 내 잡음 필터는 LO 인젝션 소스에 의한 고조파를 감쇄한다. 하이 레벨 입력 신호는 왜곡 또는 상호 변조 곱을 생성하고 소자 또는 시스템의 입력 또는 출력에서 인터셉트 지점을 계산하여 수량화될 수 있다. 믹서 LO 전력이 일정하게 유지되는 경우, RF 신호 내 변수만이 관심의 대상이기 때문에 인터셉트 지점 또는 왜곡 곱의 순서는 RF 곱셈기에 의해서만 결정되고 LO 곱셈기에 의해서는 결정되지 않는다. 순서는 왜곡 곱의 진폭이 입력 레벨의 상승으로 얼마나 빠르게 증가하는가를 의미한다. Maxim의 MAX1418 15비트 ADC는 탁월한 잡음 성능을 제공함으로써 필요한 수신기 이득이 낮고 따라서 최소한의 AGC로 더 높은 블로커 또는 간섭 레벨을 견딜 수 있다는 것이 증명되었다. MAX1211 ADC 계열은 최대 400MHz의 1차 IF 입력 주파수를 가진 단일 변환 수신기 구조에 매우 적합하다. 또한 Maxim의 RF MAX9993 및 MAX9982 믹서는 저잡음 지수 및 충분한 전력 이득과 더불어 바람직한 선형성을 제공하므로 오늘날의 많은 수신기 설계에서 수동 믹서의 필요성을 제거해준다. Maxim의 MAX2027과 MAX2055 DVGA는 전체 이득 조정 범위에서 약 +40dBm의 기본 OIP3 값을 제공한다. 이 모두를 고려할 때, 이러한 부품들을 통합한 수신기 구성은 매우 비용 효과적인 솔루션에서 고성능을 달성할 수 있다. 1. 출력 인터셉트 지점은 입력 인터셉트 지점에 측정 중인 회로 또는 시스템의 이득(dB)을 더한 값이다. 참고문헌 참조한 애플리케이션 노트는 다음 Maxim 웹사이트 korea.maxim-ic.com에서 볼 수 있다. AN 728 'Defining and Testing Dynamic Parameters in High-Speed ADCs, Part 1' AN 729 'Dynamic Testing of High-Speed ADCs, Part 2' AN 1197 'How Quantization and Thermal Noise Determine an ADC's Effective Noise Figure' AN1929 'Understanding ADC Noise for Small and Large Signal Inputs for Receiver Applications' AN 1838 'Mixer 2x2 Spurious Response and IP2 Relationship' AN 2021 'Specifications and Measurement of Local Oscillator Noise in Integrated Circuit Base Station Mixers' AN 2371 'Consider Overall Cascaded Performance When Comparing Integrated RF Frequency Mixers to Passive Mixer Solutions' 'Digital Techniques for Wideband Receivers' by James Tsui, Artech House Publishers, 1995. 'RF Design Guide, Systems, Circuits, and Equations' by Peter Vizmuller, Artech House Publishers, 1995 'CDMA Systems Engineering Handbook' by Jhong Sam Lee & Leonard E. Miller, Artech House Publishers, 1998. 본 기사와 유사한 글이 Microwaves&RF 지 2월호에 게재된 바 있다. cdma2000은 Telecommunications Industry Association의 등록상표이다. 의견을 보내주세요! 위 내용이 도움이 되셨나요? 여러분의 의견을 기다립니다 — Maxim은 보내주신 정정이나 제안사항을 반영하고 있습니다. 이 페이지를 평가하고 의견을 보내주십시오. 자동 업데이트 관심있는 분야의 애플리케이션 노트가 나올 때 자동으로 업데이트 받고 싶으세요? 그렇다면 EE-Mail™을 신청하십시오. 추가 정보   APP 3062: Apr 07, 2005 MAX1211 12비트, 65Msps, IF 샘플링 ADC 전체 데이터 시트 (PDF, 536kB) MAX1418 -78.2dBFS 잡음 플로어의 IF 애플리케이션용 15비트 65Msps ADC 전체 데이터 시트 (PDF, 260kB) MAX2027 IF 디지털 제어 가변 이득 앰프 전체 데이터 시트 (PDF, 1.4MB) MAX2055 디지털 제어, 가변 이득, 차동 ADC 드라이버/앰프 전체 데이터 시트 (PDF, 636kB) MAX9982 825MHz~915MHz의 SiGe 고선형 액티브 믹서 전체 데이터 시트 (PDF, 400kB) 무료 샘플 MAX9993 LO 버퍼/스위치가 내장된 고선형성 1700MHz ~ 2200MHz 다운컨버전 믹서 전체 데이터 시트 (PDF, 504kB) 무료 샘플   다운로드, PDF 형식 (74kB)  AN3062, AN 3062, APP3062, Appnote3062, Appnote 3062