Abstract: The MAX3670 low-jitter clock generator is a monolithic phase-locked loop (PLL) that uses an external high-Q voltage-controlled oscillator (VCO) to create a very low jitter clock signal phase-locked to a system clock input. It is ideal for SONET OC-48 or OC-192 applications requiring a very low jitter 156 MHZ or 622MHz clock signal. When used with a low-jitter voltage-controlled SAW oscillator (VCSO) or a voltage-controlled crystal oscillator (VCX), the total system jitter can be less than 1 psrms. This design note provides analysis and examples that address optimal PLL configuration, including external component values, internal divider settings, and internal phase detector gain for low-jitter applications. 요청하신 애플리케이션 노트는 Acrobat PDF 파일 형식으로 제공됩니다. APPLICATION NOTE 1032: MAX3670: Loop-Filter Configuration for the MAX3670 Low-Jitter PLL Reference Clock Generator (PDF, 190kB) 무료 Acrobat PDF reader는 다음 사이트에서 제공받으실 수 있습니다. http://www.adobe.com/products/acrobat/readstep.html 의견을 보내주세요! 위 내용이 도움이 되셨나요? 여러분의 의견을 기다립니다 — Maxim은 보내주신 정정이나 제안사항을 반영하고 있습니다. 이 페이지를 평가하고 의견을 보내주십시오. 자동 업데이트 관심있는 분야의 애플리케이션 노트가 나올 때 자동으로 업데이트 받고 싶으세요? 그렇다면 EE-Mail™을 신청하십시오. 추가 정보   APP 1032: Jun 08, 2001 MAX3670 낮은 지터, 155MHz/622MHz 클록 발생기 전체 데이터 시트 (PDF, 852kB) 무료 샘플   다운로드, PDF 형식 (190kB)  AN1032, AN 1032, APP1032, Appnote1032, Appnote 1032