Abstract: Complex digital systems may need multiple system clocks with precise phase-relationships to meet system-timing clocks. This application notes describes a method to generate phased clocks using delay lines. 요청하신 애플리케이션 노트는 Acrobat PDF 파일 형식으로 제공됩니다. APPLICATION NOTE 880: Tech Brief 31: Using Delay Lines to Generate Multi-Phased Clocks (PDF, 112kB) 무료 Acrobat PDF reader는 다음 사이트에서 제공받으실 수 있습니다. http://www.adobe.com/products/acrobat/readstep.html 의견을 보내주세요! 위 내용이 도움이 되셨나요? 여러분의 의견을 기다립니다 — Maxim은 보내주신 정정이나 제안사항을 반영하고 있습니다. 이 페이지를 평가하고 의견을 보내주십시오. 자동 업데이트 관심있는 분야의 애플리케이션 노트가 나올 때 자동으로 업데이트 받고 싶으세요? 그렇다면 EE-Mail™을 신청하십시오. 추가 정보   APP 880: Dec 12, 2001 DS1004 5탭 고속 실리콘 딜레이 라인 전체 데이터 시트 (PDF, 55kB) DS1005 5탭 실리콘 딜레이 라인 전체 데이터 시트 (PDF, 63kB) DS1007 7-in-1 실리콘 딜레이 라인 전체 데이터 시트 (PDF, 57kB) DS1023 프로그래밍 가능한 8비트 타이밍 소자 전체 데이터 시트 (PDF, 256kB) 무료 샘플 DS1110 10-탭 실리콘 딜레이 라인 전체 데이터 시트 (PDF, 120kB) 무료 샘플   다운로드, PDF 형식 (112kB)  AN880, AN 880, APP880, Appnote880, Appnote 880