Abstract: This application note discusses the effects of power-supply noise interference on PLL-based clock generators. It describes several measurement techniques for evaluating the resulting DJ (deterministic jitter). Relationships are derived outlining how frequency-domain spur measurements can be used to evaluate timing jitter behavior. Laboratory bench-test results are used to compare the approaches, and demonstrate how to reliably assess the PSNR (power-supply noise rejection) performance of a reference clock generator. 요청하신 애플리케이션 노트는 Acrobat PDF 파일 형식으로 제공됩니다. APPLICATION NOTE 4461: HFAN-04.5.5 Characterizing Power-Supply Noise Rejection in PLL Clock Synthesizers (PDF, 599kB) 무료 Acrobat PDF reader는 다음 사이트에서 제공받으실 수 있습니다. http://www.adobe.com/products/acrobat/readstep.html 관련 부품   APP 4461: May 11, 2009 MAX3624 4개 출력을 갖는 낮은 지터의 정밀 클록 발생기 전체 데이터 시트 (PDF, 428kB) MAX3625 3개의 출력을 가진 저지터, 정밀 클록 발생기 전체 데이터 시트 (PDF, 368kB) MAX3627 다중 출력을 갖는 +3.3V, 낮은 지터, 정밀 클록 발생기 전체 데이터 시트 (PDF, 620kB) MAX3629 다중 출력을 갖는 +3.3V, 낮은 지터, 정밀 클록 발생기 전체 데이터 시트 (PDF, 540kB) MAX3679 +3.3V, 낮은 지터 크리스털-LVPECL 클록 발생기 전체 데이터 시트 (PDF, 396kB) 자동 업데이트 관심 분야의 애플리케이션 노트가 나올 때 자동으로 업데이트를 원하십니까? 그렇다면 EE-Mail™을 신청하십시오. We Want Your Feedback! 의견을 보내주세요! 위 내용이 도움이 되셨나요? 여러분의 의견을 기다립니다 — Maxim은 보내주신 정정이나 제안사항을 반영하고 있습니다. 이 페이지를 평가하고 의견을 보내주십시오.   다운로드, PDF 형식 (599kB)  AN4461, AN 4461, APP4461, Appnote4461, Appnote 4461