개요: MAX8660/MAX8661 EV 킷은 단면 PCB 레이아웃을 사용하여 성능을 최적화하는 예제를 제공한다. 이 EV 킷 PCB 레이아웃은 최적의 성능을 제공하고 평가를 간편하게 해주지만, 다른 레이아웃도 수용 가능하다. 이 애플리케이션 노트에서는 MAX8660/MAX8661을 사용하여 신뢰할 수 있는 PCB 레이아웃을 구현하는 단계별 절차를 제공한다.
개요
MAX8660/MAX8661은 고집적 전력 관리 IC(PMIC)이다. 이 소자들은 높은 효율과 소형 사이즈로, 스마트 셀룰러 폰, PDA, 휴대용 미디어 플레이어 같은 휴대용 배터리 구동 애플리케이션에 적합하다.
최적의 MAX8660/MAX8661 성능을 구현하기 위해서는 우수한 PCB 레이아웃이 필요하다. MAX8660용 EV 킷(EVKIT)은 성능을 최적화하는 예제 레이아웃을 제공한다. 이 애플리케이션 노트에서는 이러한 레이아웃을 사용할 수 없는 구현을 위해 MAX8660 기반 설계의 성능을 극대화하기 위한 절차와 설계 팁을 제공한다.
MAX8660EVKIT
MAX8660EVKIT이 PCB 레이아웃 예제로 제공되었으며 다음과 같은 특성을 갖는다.
4레이어
1oz 구리
PCB의 한쪽 면에 모든 부품 배치
레이어 1과 2 사이에 5mil 비아(via)를 통한 디지털 신호 라우팅
MAX8660/MAX8661은 꼭 단면 PCB 레이아웃을 필요로 하지 않는다. 양면 레이아웃도 사용 가능하다. MAX8660EVKIT은 다음과 같은 이유로 단면 PCB 레이아웃을 사용한다.
스텝 다운 레귤레이터를 위한 모든 동적 스위칭 전류는 금속의 상단 레이어에 포함된다. 비아를 통과하는 동적 스위칭 전류는 없다.
많은 설계는 8-12레이어 PCB 설계를 사용한다. PCB의 한쪽 면에는 PMIC와 같은 잡음이 많은 부품을 배치하고 다른 면에는 GPS 수신기와 같은 민감한 부품을 배치한다. 보드의 중간 레이어는 접지이므로, 이 레이어들이 두 면을 효과적으로 분리시킨다. 이러한 애플리케이션에 간편하게 이식할 수 있도록 하기 위해 MAX8660EVKIT는 단면으로 개발되었다.
실험실 평가의 경우 간편하게 프로빙할 수 있도록 한쪽 면에 모든 부품을 배치하면 편리하다.
이 밖에도, 모든 부품을 한쪽 면에 배치함으로써 보드를 테이블 위에 평탄하게 놓을 수 있어 실험실 평가가 더욱 용이하다.
소형 PCB 공간을 유지하기 위해 이 EV 킷은 블라인드 마이크로비아 (레이어 1과 2 사이의 5mil 비아)를 사용하여 디지털 신호를 라우팅한다. 공간을 희생하면 이러한 블라인드 마이크로비아 없이도 유사한 레이아웃을 구현할 수 있다.
Maxim에서는 MAX8660/MAX8661 사용자에게 MAX8660EVKIT 레이아웃을 최대한 동일하게 따르도록 권장하고 있다. 이를 돕기 위해 Maxim은 MAX8660EVKIT 레이아웃용 Gerber 파일¹을 제공하고 있다. MAX8660EVKIT 레이아웃을 채택할 수 없는 PCB 설계를 위해 이 애플리케이션 노트에서는 신뢰할 수 있는 레이아웃을 구현하기 위한 단계별 절차를 제공한다.
여기에서 사용되는 참조 명칭(reference designator)은 이 EVKIT의 데이터 시트에 나와 있는 회로도에서 사용되는 명칭과 같다(MAX8660EVKIT 데이터 시트의 그림 4 참조). EVKIT 데이터 시트 내의 레이아웃(EVKIT 데이터 시트의 그림 5, 6, 7, 8, 9)과 아래의 권장사항을 동시에 참조하는 것이 좋다.
이 절차는 중요한 순서대로 나열되었다. 따라서 맨 위의 항목이 가장 중요하다.
스텝 다운 컨버터 입력 바이패스 커패시터
C12는 IC에 가능한 가깝게 PV3(28)과 PG3(26) 사이에 배치한다.
C11은 IC에 가능한 가깝게 PV1(36)과 PG1(34) 사이에 배치한다.
C15는 IC에 가능한 가깝게 PV2(14)와 PG2(16) 사이에 배치한다.
C18은 IC에 가능한 가깝게 PV4(3)과 PG4(5) 사이에 배치한다.
스텝 다운 컨버터 입력 바이패스 커패시터는 높은 변경 레이트(di/dt)로 불연속 전류를 전달하기 때문에 가장 중요한 부품이다. 스텝 다운 컨버터 입력 바이패스 커패시터와 PVx 및 PGx 핀 사이의 인덕턴스를 최소화하는 것이 핵심이다. 인덕턴스를 최소화하기 위해 입력 커패시터를 MAX8660/MAX8661 IC와 동일한 PCB 면에 설치한다. 입력 커패시터를 MAX8660 IC와 반대쪽의 PCB에 배치하는 것은 적합하지 않다. PCB의 두 면을 연결하는데 필요한 비아가 이러한 중요한 경로에 인덕턴스를 추가하기 때문이다.
MAX8660/MAX8661은 각각의 IC 패키지마다 벅 컨버터를 한 개씩 제공하므로 벅 입력 커패시터를 PVx와 PGx 핀 가까이 배치할 수 있다.
각각의 벅 컨버터는 PVx, LXx, PGx의 핀아웃을 가지며, PVx와 PGx는 하나의 핀에 의해 분리된다. 핀 아웃은 패키지의 핀 피치와 함께 0603 사이즈 입력 커패시터를 이상적인 선택으로 만들어준다.
각 입력 커패시터 접지 단자를 다중 비아를 통해 내부 접지 플레인에 연결한다. 다중 비아는 저항과 인덕턴스를 줄여준다.
각 입력 커패시터 포지티브 단자를 다중 비아를 통해 내부 전원 플레인에 연결한다. 다중 비아는 저항과 인덕턴스를 줄여준다.
IC 전원 입력, 램프 설정 저항, 로우 배터리 (Low-Battery) 비교기 부품
C22는 IC에 가능한 가깝게 IN(18)과 AGND(19) 사이에 배치한다.
R10은 C22 옆에 배치한다.
R2는 IC에 가능한 가깝게 LBF(21)과 LBR(22) 사이에 배치한다.
R1과 R3은 R2 옆에 배치한다. LBF(21)과 LBR(22)에서의 하이 임피던스 노드는 가능한 작게 유지한다.
R4는 RAMP(24)에 가능한 가깝게 배치한다.
이 섹션의 부품에 대한 접지들을 아날로그 접지점을 이루도록 한데 모은다. 단일 비아를 사용하여 이 아날로그 접지점을 내부 접지 플레인에 연결한다.
전원 입력 필터 저항(R10)은 비아를 통해 내부 전원 플레인에 연결한다.
로우 배터리 비교기 저항 스트링(R1)의 상단을 비아를 통해 내부 전원 플레인에 연결한다.
스텝 다운 컨버터 출력 커패시터
C3, C4, C5는 접지 단자가 PG3(26)에 가능한 가깝도록 배치한다.
C1과 C2는 접지 단자가 PG1(34)에 가능한 가깝도록 배치한다.
C6과 C7은 접지 단자가 PG2(16)에 가능한 가깝도록 배치한다.
C8과 C9은 접지 단자가 PG4(5)에 가능한 가깝도록 배치한다.
두꺼운 트레이스/플레인을 사용하여 커패시터 접지 단자를 해당 전원 접지 핀(PGx)에 연결한다. PGx에 연결할 때에는 가능한 넓은 트레이스를 사용한다.
내부 접지면에 여러 개의 비아를 사용하여 각 레이어가 연결되도록 한다.
스텝 다운 컨버터 인덕터
L3은 LX3(27)과 출력 커패시터 C3, C4, C5 사이에 배치한다.
L1은 LX1(35)와 출력 커패시터 C1, C2 사이에 배치한다.
L2는 LX2(15)와 출력 커패시터 C6, C7 사이에 배치한다.
L4는 LX4(4)와 출력 커패시터 C8, C9 사이에 배치한다.
넓은 폭의 트레이스를 사용하여 인덕터를 해당 LX 노드(LXx)에 연결한다. 컨버터의 출력 전류를 전달할 수 있도록 트레이스는 폭이 넓어야 한다.
LXx 노드 영역을 최소화한다. 이러한 노드는 전류의 전달을 위해 폭이 넓어야 하지만, 이들 노드는 PVx와 PGx 사이에서 매우 빠르게 스위치하여 그 결과 잡음 소스가 되기 때문에 전체 방사 영역을 최소화할 수 있도록 가능한 짧아야 한다.
그림 1과 같이 전류 경로의 전기적 길이와 루프 영역을 최소화한다. 이러한 경로의 전기적 길이를 최소화하면 기생 저항이 줄어들고, 루프 영역을 최소화하면 방사 잡음을 낮출 수 있다.
입력 커패시터의 포지티브 단자 → PVx → LXx → 인덕터 → 출력 커패시터 → 입력 커패시터 접지 단자
LX → 인덕터 → 출력 커패시터 → 전원 접지 핀 (PGx)
인덕터는 자기장에 에너지를 저장한다. 이 자기장은 인덕터에 인접한 민감한 회로와 간섭을 일으킬 수 있다. 자속을 인덕터 영역 내부에 포함시키기 위해 대부분의 인덕터는 차폐된다. 일반적으로 차폐된 인덕터는 매우 우수하며 잡음과 관련된 애플리케이션 문제를 발생시키지 않는다. 비차폐 인덕터를 사용할 경우에는 자속이 민감한 회로에 간섭을 일으키지 않도록 특별한 주의가 필요하다.
차폐 인덕터를 사용할 경우 짧은 시간에 인덕터의 구조를 검사할 수 있다. 많은 차폐 인덕터는 한쪽 면의 차폐에 갭이 있어서 이곳을 통해 인덕터 권선을 보빈에 삽입/제거하며 인덕터 단자에 연결한다. 방사되는 자기장은 이러한 갭이 있는 인덕터 측면에서 훨씬 크다. 인덕터는 차폐면의 갭이 민감한 회로와 마주하지 않게 멀리 배치하는 것이 가장 좋다. MAX8660EVKIT에 사용되는 차폐 인덕터는 차폐에 작은 갭이 있으며, 이 갭은 EVKIT 실크 스크린상의 대괄호 표기 "["를 마주보게 된다. 이러한 배치는 더 높은 자기장 영역이 민감한 출력 감지 라인으로부터 떨어져 있도록 한다.
그림 1. 스텝 다운 컨버터 전류 루프
스텝 다운 컨버터 출력 감지 라인
V3(30)을 출력 커패시터 C3, C4, C5의 포지티브 단자에 연결한다.
V1(36)을 출력 커패시터 C1과 C2의 포지티브 단자에 연결한다.
V2(10)을 출력 커패시터 C6과 C7의 포지티브 단자에 연결한다.
V4(40)을 출력 커패시터 C8과 C9의 포지티브 단자에 연결한다.
각 감지 라인은 상대적으로 낮은 동적 전류 흐름이 존재하는 위치의 해당 출력 커패시터에 연결한다. 예로 MAX8660EVKIT을 참조한다.
각 감지 라인은 LX 노드에서 인덕터와 같은 잡음 소스로부터 멀리 라우팅한다. 위 단계 D의 인덕터 방향에 관한 설명을 참조한다.
LDO 입력 및 출력 커패시터
LDO 입/출력 커패시터의 위치는 위에서 언급된 부품만큼 중요하지 않다.
MAX8660EVKIT을 가이드라인으로 사용하여 LDO 커패시터를 IC 주위의 가용 공간에 배치한다.
LDO5
IN5, V5
LDO8
IN8, V8
LDO6/7
IN67, V6, V7
디지털 I/O
디지털 I/O 라인은 비교적 레이아웃에 덜 민감하다. IC 주위의 가용 공간에 다음 신호를 라우팅한다.
액티브 로우 LBO, EN1, EN2, EN34, EN5, SET1, SET2, SRAD, 액티브 로우 MR, 액티브 로우 RSO, SDA, SCL
노출 패드
노출 패드(EP)는 IC로부터 열을 방출하는 주요 경로이다. EP를 다중 비아를 통해 접지 플레인에 연결하여 소자로부터 열을 방출시킨다. 상단 레이어 PCB 패드를 다중 비아를 통해 가능한 많은 PCB 레이어에 연결하면 열 방출이 최적화된다. PCB 랜딩 패드(landing pad)는 최대한 비아로 채운다.
다운로드, PDF 형식
