개요: 이 글에서는 역 바이어스 다이오드의 기본 원리 및 여러 가지 보호 방법을 검토하고, 기생 누설 전류와 정전용량을 줄이는 몇 가지 솔루션을 소개한다.
머리말
낮은 왜곡과 저잡음, 고대역폭과 함께 과전압 보호 기능(OVP)을 필요로 하는 앰프 애플리케이션의 경우 설계자는 과전압 보호 설계에 신중을 기해야 한다. 과전압은 앰프 입력을 더 높은 전원 전압으로 단락하는 경우와 같이 사용자의 실수로 발생되거나, 앰프 전원 레일보다 높은 전압을 주기적으로 생성하는 트랜스듀서와 같은 애플리케이션에서 나타날 수 있다.
대부분의 앰프 과전압 보호 방법은 다이오드를 사용하여 과전압에 의해 발생하는 오류 전류를 접지나 전원 레일로 션트한다. 그러나 이러한 다이오드는 기생 정전용량과 누설 전류를 발생시켜 대역폭을 제한하거나 왜곡의 원인이 된다. 이 글에서는 역 바이어스 다이오드의 기본 원리 및 여러 가지 보호 방법을 검토하고, 기생 누설 전류와 정전용량을 줄일 수 있는 몇 가지 솔루션을 소개한다. 개별 앰프마다 다른 여러 가지 방법을 적용할 수 있지만 여기서는 op 앰프를 이용하여 보호 방법을 제시한다.
역 바이어스 다이오드의 기본 원리
수식 1에 나와 있는 다이오드 수식을 보면, 역 바이어스 다이오드가 IS와 같은 크기의 역 전류 IR을 소비하는 것처럼 보인다.
그러나 실제로 역 전류는 IS보다 훨씬 높을 뿐 아니라 온도와 역 바이어스 전압에 대해서도 일정하지 않다. IR은 PN 접합부에 존재하는 공간 전하층의 부피에 비례한다. 공간 전하층의 부피는 인가되는 역 전압에 의해 결정되므로 IR은 보통 다음의 수식 2로 모델링할 수 있다.
여기서 n은 제조업체에 따라 2 ~ 4 사이의 값이 될 수 있다. 일반적으로 다이오드 데이터 시트에는 IR vs. VR 곡선이 나와 있다.
보통 PN 접합부의 역 전류는 온도가 10°씩 올라갈 때마다 두 배가 된다고 생각하면 된다. 이러한 경험적인 규칙과 기준을 바탕으로, 수식 3을 사용하여 온도에 대한 역 전류를 계산할 수 있다.
I0는 온도가 T0일 때 지정되는 역 전류이다. 일반적으로 다이오드 데이터 시트에는 IR vs. T 곡선이 나와 있다.
수식 4는 내부 전위 (built-in potential) 미만에서 (실리콘의 경우 약 0.7V) 다이오드내의 정전용량을 모델링한다.
Cj0는 0V에서 PN 접합부 정전용량이고, Φ0는 내부 전위이며, M은 단위가 없고 (unitless) P 재료가 N 재료를 만날 때 P 재료의 변화(abruptness)를 정량화하는 곡률 계수(grading coefficient)이다. 수식 4에서 VR은 역 바이어스 전압에 대해서는 네거티브이고 순방향 바이어스 전압에 대해서는 포지티브라고 가정한다. 이 수식은 내부 전위의 약 절반까지 순방향 바이어스 정전용량뿐 아니라 역방향 바이어스 정전용량에도 적합한 모델이다. 일반적으로 다이오드 데이터 시트에는 CR vs. VR 곡선이 나와 있다.
기본적인 다이오드 보호
대부분의 IC는 일정한 형태의 내부 ESD 보호 기능을 갖고 있다. 가장 많이 사용되는 내부 보호 회로는 전원 레일에 연결된 ESD 클램핑 다이오드를 사용하여 ESD 스트라이크를 전원으로 션트한다. 직렬 저항을 통해 전류를 제한한다면 이러한 다이오드는 과전압을 처리하기에 충분히 견고하다고 말할 수 있지만, 각각의 IC가 서로 다른 만큼 ESD 보호 토폴로지도 매우 다양하다.
IC 단자에 흘러 들어가는 과전압 전류의 양을 최소화하거나 제거하는 가장 좋은 방법은 외부 클램핑 다이오드를 전원 레일에 추가하는 것이다(그림 1).
그림 1. 기본적인 다이오드 보호 회로는 전원 레일에 외부 클램핑 다이오드를 사용하여 ESD 스트라이크를 전원으로 션트한다.
그림 1에 보이는 기본적인 다이오드 보호 방법은 앰프의 입력 전압을 VCC + VFBD 및 VEE - VFBD로 클램핑하는데, 여기서 VFBD는 다이오드의 순방향 바이어스 전압 강하이다. 과전압 전류는 다음의 수식 5에 따라 RLIMIT에 의해 제한된다.
여기서 VSUPPLY는 VEE 또는 VCC이다. 이 보호 방법은 RLIMIT이 이득 설정 저항 역할을 하는 인버팅 op 앰프 구성에도 적합하다.
일반적인 실리콘 다이오드의 순방향 전압 강하는 내부 ESD 다이오드의 순방향 전압 강하에 가깝다. 이것은 과전압 상태에서 내부 및 외부 다이오드가 모두 과전압 전류를 공유한다는 것을 의미한다. 두 종류의 다이오드 간의 순방향 강하 정합은 알 수 없기 때문에, 보통 모든 과전압 전류가 내부 ESD 다이오드를 통과한다고 보면 된다. 업계에서는 통상적으로 최대 5mA 정도가 IC 입력을 통과하도록 RLIMIT을 선택한다.
쇼트키 다이오드는 더 낮은 순방향 전압 강하(0.3V)를 가지므로 이러한 보호 토폴로지에 주로 사용되어 대부분의 오류 전류를 션트한다. 그러나 가장 적은 누설 전류를 갖는 쇼트키 다이오드는 가장 적은 누설 전류를 갖는 실리콘 다이오드보다 더 많은 누설 전류를 갖는다. 입력 바이어스 전류가 나노 암페어에 근접하거나 그 미만인 애플리케이션에서 쇼트키 누설은 심각한 문제가 될 수 있다. 또한 쇼트키 다이오드의 순방향 전압 강하는 온도와 순방향 바이어스 전류의 변화에 따라 0.7V까지 쉽게 증가할 수 있다. 많이 사용되는 1N5711 쇼트키 다이오드는 실온에서 최대 1V의 순방향 전압 강하와 15mA의 바이어스 전류를 갖는다.
보호 다이오드 역 바이어스 누설은 앰프 입력 바이어스 전류가 작을 때 중요해진다. 이상적으로 두 보호 다이오드에서 누설 전류는 동일하면서 오프셋이 발생되지 않아야 한다. 그러나 사실상 다이오드는 완벽하게 정합되지 않고, 누설 전류는 입력 전압과 온도의 변화에 따라 달라지므로 오프셋 오차와 비선형성이 발생한다. 통상적인 방법은 최대 역 누설 전류를 앰프의 입력 바이어스 전류보다 10배 적게 유지하는 것이다.
보호 다이오드 역 바이어스 정전용량 CR도 중요한 설계 기준이다. 각 다이오드를 통과하는 이 역 바이어스 정전용량은 RLIMIT과 결합하여 컷오프 주파수를 갖는 저역통과 필터를 생성한다. 컷오프 주파수는 다음 수식 6을 사용하여 계산할 수 있다.
CR이 인가된 전압에 따라 달라진다는 사실을 감안하면, 입력 전압 스윙이 클 때 상당한 비선형성이 발생할 수 있음을 알 수 있다.
또한 보호 회로 과전압 복구 시간도 고려해야 한다. 다이오드가 순방향으로 바이어싱될 때 전하는 PN 접합부의 고갈 영역에 저장되는데, 다이오드를 끄려면 고갈 영역에서 전하를 제거해야 한다. 보통 고속 스위칭 다이오드 제조업체들은 역 복구 시간 trr을 지정하고 있지만, 저누설 다이오드 제조업체들은 그렇지 않은 경우가 많다. 데이터 시트에 역 복구 시간이 나와 있지 않을 때에는 이를 측정할 수 있다.
많은 IC 회사들은 꽤 우수한 역 누설 전류와 정전용량 규격을 갖는 다이오드 어레이를 내놓고 있다. 예컨대 MAX3202E ESD 보호 다이오드 어레이는 최대 1nA의 누설 전류와 채널당 5pF의 정전용량을 갖는다. 이보다 더 낮은 역 누설 전류를 얻으려면 다이오드가 연결된 2N3904가 적합하다. Vishay의 PAD1 다이오드는 각각 1pA(최대) 및 0.8pF(최대)의 더 낮은 역 누설 전류와 정전용량을 제공한다.
접지에서 다이오드 보호
과전압 전류를 전원 레일로 션트한다는 것은 전원에서 전류를 흡수해야 함을 의미한다. 많은 전원은 전류를 싱킹할 수 없다. 전원에 연결된 전체 부하가 오류 전류보다 크거나 과전압 보호 기능이 전원에 존재하는 경우에는 전류를 싱킹할 수 없는 전원으로 과전압 전류를 션트해도 좋다. 그러나 회로 내부에 과전압 전류를 싱킹할 수 있는 기능이 전혀 없는 경우에는 전원 전압이 증가하여 전원에 연결된 부품이 손상을 입힐 수 있다.
그림 2. 이 OVP 회로는 제너 다이오드를 사용하여 접지로 과전압 전류를 션트한다.
제너 다이오드는 전류 제한 저항을 통해 접지로 오류 전류를 션트하는 과전압 보호기로 사용할 수 있다(그림 2). 제너 보호 기능은 제너 전압이 전원 전압보다 낮을 때에만 효과가 있다.
수식 7에 따라 과전압 전류는 RLIMIT에 의해 제한된다.
여기서 VFBZ는 제너 다이오드의 순방향 전압 강하이고 VRBZ는 제너 다이오드의 역방향 강하이다. 두 값은 모두 온도와 바이어스 전류에 따라 달라진다. 앰프의 내부 ESD 다이오드가 켜지지 않게 하려면 역방향과 순방향 전압 강하의 합이 전원 레일보다 작아야 한다.
일반적으로 제너 다이오드는 일반 실리콘 다이오드보다 더 높은 역 누설 전류를 갖는다. 이 역 전류는 거의 브레이크오버 전압까지 극적으로 증가하므로 I vs. V 곡선에서 "knee"라고 부르기도 한다. 입력 신호 스윙이 크면 비선형성이 발생한다. 또한 제너 다이오드의 정전용량은 인가된 전압에 따라 크게 달라지며, 일반적으로 공칭 실리콘 다이오드보다 훨씬 높다.
제너 보호 방법의 대역폭 및 누설 특성은 제너를 병렬로 연결하고 일반 실리콘 다이오드를 직렬로 추가하여 향상시킬 수 있다(그림 3). 과전압 전류는 수식 8에 따라 RLIMIT에 의해 제한된다.
그림 3. 이 제너 다이오드 보호 회로의 대역폭과 누설 특성을 향상시키기 위해 제너를 병렬로 연결하고 일반 실리콘 다이오드를 직렬로 추가하였다.
그 결과 입력 신호 소스가 불과 2 × CR 수준으로 전체 정전용량이 감소하였다. 이 방법을 이용하면 누설은 대략 일반 실리콘 다이오드 수준으로 줄어든다. 위의 모든 다이오드 보호 방법은 인버팅 op 앰프 구성에도 적용할 수 있다.
차동 다이오드 보호
누설 전류와 정전용량을 일정하게 유지하는 가장 좋은 방법 중 하나는 보호 다이오드의 전압을 0V로 유지하는 것이다. 차동 다이오드 보호 방법은 정상적인 앰프 동작 중에 보호 다이오드에 0V 바이어스를 유지하는 것이다(그림 4). 과전압 시 다이오드는 오류 전류를 접지로 흡수시킨다.
그림 4. 일정한 누설 전류와 정전용량을 보장하기 위해 이들 두 회로는 차동 다이오드를 사용하여 정상 동작 시 보호 다이오드에 0V 바이어스를 유지한다.
반전 op 앰프 구성에서 과전압 전류는 수식 9에 따라 RLIMIT에 의해 제한된다.
비반전 op 앰프 구성에서 과전압 전류는 수식 10에 따라 RLIMIT에 의해 제한된다.
신호 보호기 IC
신호 보호기 IC는 MOSFET 스위치와 함께 과전압 검출 회로를 제공한다(그림 5).
그림 5. MAX4505와 같은 신호 보호기는 과전압 검출 회로와 MOSFET 스위치로 구성된다. 오류 상태 시 입력 단자는 개방 회로가 된다.
입력 신호가 전원 레일 내부에 있는 동안 신호 보호기는 직렬 저항의 역할을 한다. 과전압 상태가 발생하면 신호 보호기는 개방 회로와 같은 역할을 한다.
신호 보호기를 사용하면 몇 가지 장점을 얻을 수 있다. 첫째, 대부분의 애플리케이션에 매우 작은 누설 전류를 제공한다. 예를 들어 MAX4505는 25°C에서 ±500pA (최대) 누설 전류를 갖는다. 둘째, 신호 보호기는 수동 소자에서 볼 수 있는 입력 전압과 누설 전류 간의 명백한 상관관계를 보이지 않는다. 셋째, 전원이 꺼지면 신호 보호기는 전혀 손상을 주지 않으면서 0V로 출력을 유지하는 동시에 입력에서 ±40V를 처리할 수 있다.
그러나 일부 애플리케이션에서는 오류 복구 시간이 너무 느릴 수 있다. 이 밖에도 비용이 중요한 요소인 경우에는 개별 솔루션이 더 적합할 수 있다.
잡음 고려사항
앰프 바이어스 전류에는 잡음이 포함되어 있다. 이러한 전류 잡음이 저항을 통과할 때 전압 잡음이 발생한다. 저항은 앰프 바이어스 전류로 인한 잡음을 발생시키는 외에도 과 동일한 열 잡음을 발생시킨다. 여기서 k는 볼츠만 상수이고, T는 켈빈 온도, B는 대역폭, R은 저항이다. Op 앰프 회로의 전체 입력 기준 잡음은 다음의 수식 11과 같이 나타낼 수 있다.
Rp와 Rn은 포지티브와 네거티브 op 앰프 입력에서 나타나는 저항이다. Rn은 일반적으로 병렬로 연결된 이득 설정 저항과 같다(RF//RI). Vp와 Vn은 포지티브와 네거티브 op 앰프 입력의 전압 잡음이다. Ip와 In은 포지티브와 네거티브 op 앰프 입력의 전류 잡음이다. 수식 11은 RLIMIT이 구성에 따라 Rp 또는 Rn을 발생시킴으로써 시스템 잡음에 영향을 미친다는 것을 나타낸다. 제너 과전압 보호를 사용하는 경우 반드시 수식에 제너 잡음을 추가하도록 한다.
유사한 글이 웹사이트 Planet Analog에 2006년 12월 7일과 2006년 12월 10일, 2회에 걸쳐 게재되었다.
참고 자료
Frederiksen, Thomas, M. Intuitive IC Op Amps. Santa Clara, CA: National Semiconductor Corp., 1984.
Garcia, Adolfo, and Wes Freeman. "Section 7: Overvoltage Effects on Analog Integrated Circuits." Practical Analog Design Techniques. In Seminars & Webcasts—ADADC80 [database online]. Norwood, MA: Analog Devices, Inc. [cited 1 May 2007].
Gray, Paul R., Paul J. Hurst, Stephen H. Lewis, and Robert G. Meyer. Analysis and Design of Analog Integrated Circuits. New York, NY: John Wiley & Sons, Inc., 2001.
Jung, Walt, ed. Op-Amp Applications Handbook. Burlington, MA: Newnes, 2005.
Ott, Henry W. Noise Reduction Techniques in Electronic Systems. New York, NY: John Wiley & Sons, Inc., 1988.
다운로드, PDF 형식
과 동일한 열 잡음을 발생시킨다. 여기서 k는 볼츠만 상수이고, T는 켈빈 온도, B는 대역폭, R은 저항이다. Op 앰프 회로의 전체 입력 기준 잡음은 다음의 수식 11과 같이 나타낼 수 있다.
