개요: 3개의 op 앰프로 구성(three-op-amp)된 계측 증폭기는 높은 이득 및/또는 높은 CMRR을 요하는 정밀 애플리케이션 부문에서 오랫동안 업계 표준으로 이용되어 왔다. 그러나 이 계측 증폭기는 여러 가지 최신 애플리케이션에 필요한 단일 전원 전압 레일에서 동작할 때 극심한 제약이 있다. 이 글에서는 계측 증폭기의 전통적인 three-op-amp 구조의 한계에 대해 설명하고, 계측 증폭기의 단일 전원 동작에 특수한 장점을 제공하는 Maxim의 특허 기술, 간접 전류 피드백 구조†를 소개한다. 실험을 통한 파형과 함께 상세한 분석이 제공된다.
계측 증폭기는 높은 입력 임피던스를 제공하면서 큰 공통 모드 전압에서 작은 차동 전압을 증폭한다. 이러한 특성을 가진 계측 증폭기는 압력과 온도 감지를 위한 스트레인 게이지 (strain-gauge) 브리지 인터페이스, 서모커플 (thermocouple) 온도 감지 및 다양한 로우사이드 및 하이사이드 전류 감지 애플리케이션과 같은 다양한 애플리케이션에 이상적인 대안으로 이용되어 왔다.
Three-Op-Amp 계측 증폭기
기존의 three-op-amp 계측 증폭기(그림 1 참조)는 우수한 공통 모드 제거와 단일 저항으로 프로그래밍 가능한 정밀한 차동 이득을 제공한다. 구조는 2단 구성을 기반으로 하여 1차 단은 단위 공통 모드 이득과 모든 (또는 대부분의) 차동 이득을 제공하고, 2차 단은 단위 (또는 작은) 차동 모드 이득과 모든 공통 모드 제거를 제공한다(그림 2 참조).
그림 1. MAX4194-MAX4197 three-op-amp 계측 증폭기 제품군의 내부 구조
그림 2. 이 2단 입력 신호 증폭에서 입력 공통 모드 전압은 중간 단(원 표시 부분)으로 이동되었다.
최근에 나오는 저전압 증폭기는 대부분 rail-to-rail 출력을 갖지만, rail-to-rail 입력을 반드시 가질 필요는 없다. 단일 전원(VCC)으로 동작하고 극도로 높은 이득, rail-to-rail 입력 및 출력을 갖는 그림 1과 유사한 three-op-amp 계측 증폭기를 고려해 보자.
애플리케이션은 종종 VREF = 0 (유니폴라 입력 신호) 또는 VREF = VCC/2 (바이폴라 입력 신호)를 설정한다.
VREF = 0이면, 부등식은 다음과 같이 나타낼 수 있다.
0 < VCM ± VOUT/2 < VCC
VREF = VCC/2이면, 부등식은 다음과 같이 나타낼 수 있다.
0 < VCM ± VOUT/2 ± VCC/4 < VCC
이러한 조건은 그림 3에서 보듯, 그림으로 쉽게 이해할 수 있다.
그림 3. 단일 전원, three-op-amp 계측 증폭기를 위한 다양한 입력 차동 전압에서 사용 가능한 VCM을 (a) VREF = 0 및 (b) VREF = VCC/2로 나타낸 것으로, 수평 축은 증폭된 입력 차동 전압(VOUT)을 가리킨다.
그림 3의 회색 부분은 (입력 차동 전압과 관련한) 입력 공통 모드 전압 범위를 나타내며, 여기서 그림 1 증폭기(A1, A2)의 출력은 전원 레일로 포화되지 않는다. 이 범위는 VOUT와 VREF에 의해 결정된다. VOUT - VREF는 실제로 증폭된 버전의 입력 차동 전압이므로, 허용되는 공통 전압 입력 범위는 입력 차동 전압에 따라 달라진다.
물론, 실질적으로는 회로 이득을 최대한 이용하는 것이 가장 좋다. 즉, 입력에 의해 최대 예상 차동 전압이 표시될 때 전체 출력 스윙(VOUT)을 얻는 것이다. 그림 4의 검정색 영역은 VOUT = 0 또는 VOUT = VCC가 되도록 계측 증폭기가 최대 입력 차동 전압을 증폭하는 입력 공통 모드 전압의 범위를 보여준다.
그림 4. 검정색 영역은 (a) VREF = 0 및 (b) VREF = VCC/2에서 기존의 three-op-amp 계측 증폭기가 이득을 사용하여 최대 출력 전압(즉, 최대 입력 차동 전압에서)을 제공하는 입력 공통 모드 전압의 범위를 보여준다.
그림에서 볼 수 있듯이, 입력 공통 모드 전압은 두 시나리오에서 모두 심각한 제약이 있다. 특히 다음의 경우 이러한 제한은 더욱 현저하게 나타난다.
유니폴라 입력 차동 신호를 완전히 증폭하려면 (VREF = 0로 설정, 0 ~ VCC)의 전체 출력 스윙 획득), ½VCC의 공통 모드 전압에서 신호가 존재해야 한다. 그 밖의 다른 공통 모드 전압에서는 출력 전압이 VCC의 전체 스윙에 도달하지 못한다(최대 입력 차동 전압 감소). 바이폴라 입력 차동 신호의 경우(VREF = ½VCC에서), 0 ~ VCC의 전체 출력 전압 스윙을 달성할 수 있는 입력 공통 모드 전압의 대응 범위는 ¼VCC ~ ¾VCC에 불과하다.
두 경우 모두 입력 공통 모드 전압이 접지(0V)에 있거나 접지 가까이에 있게 되면 증폭기는 입력 차동 전압을 증폭할 수 있는 모든 능력을 상실한다. 따라서 입력 차동의 (원하는) 전압이 입력 차동 모드의 (원하지 않는) 전압과 관련이 없다고 가정한다면, 검정색 영역은 VOUT의 전 범위에 대해 허용할 수 있는 VCM에 대한 최소 및 최대 설계를 나타낸다. 검정색 영역을 벗어나면, VDIFF와 VCM의 조합에 따라 허용 가능한 VCM이 나오지 않을 수 있다. 그림 4a에서 풀 스케일 VCM 변화가 요구되는 경우, 입력 공통 모드 전압의 허용오차는 제로이다. 간단히 말하면, 입력 신호의 공통 모드 변화가 허용되지 않는다.
이와 같이 three-op-amp 계측 증폭기는 단일 전원 시스템에서 오직 제한된 애플리케이션에만 적합하다. 다음의 두 질문에 답하기 위해 논의를 계속할 필요가 있다.
내부 증폭기(A1과 A2)가 레일에 포화된다면 어떤 일이 발생하는가?
Non-rail-to-rail 입력 구조의 효과는 무엇인가?
입력 증폭기 포화의 영향
증폭기 A1의 출력이 접지로 포화되는 경우를 생각해 보자. 즉, VIN+ > VIN-에서 공통 모드 전압은 그림 4의 X로 표시된 영역에 있다. (VDIFF는 회색 영역에 의해 허용되는 값보다 크다).
A1은 포화되기 때문에(VOUT1 = 0), 비교기 (비선형) 동작 모드로 전환되며 반전 핀에서의 전압은 더 이상 비반전 핀(VIN-)과 동일한 값으로 제한되지 않는다. 그리고 증폭기 A2는 비반전 핀(VIN+)에서의 전압을 위해 1 + R1 / (R1 + RG)의 이득을 갖는 비반전 증폭기로 동작한다. 고이득 증폭기의 경우, RG << R1이므로, 증폭기 A2는 비반전 이득이 2인 증폭기로 동작한다.
VOUT2 = 2 × VIN+
= 2 × (VCM + VDIFF/2)
= 2 × VCM + VDIFF
2차 단 차동 증폭기 A3는 간단히 입력 VOUT1과 VOUT2를 검사하고 출력에 그 차를 인가한다.
VOUT = (2 × VCM + VDIFF) + VREF
마찬가지로, A2가 접지로 포화되면, 출력은 다음과 같다.
VOUT = -(2 × VCM - VDIFF) + VREF
이러한 포화는 three-op-amp 계측 증폭기에서는 위험 가능성이 있는 동작 모드이다. Three-op-amp 계측 증폭기는 입력 차동 전압의 증폭을 중단할 뿐만 아니라, "점차적으로 낮추는" 방식 대신 입력 차동 전압에 비례하여 입력 공통 모드 전압을 증폭시키는 모드로 전환한다. 이러한 문제는 일반적으로 공통 모드 전압은 제어되지 않으며 원하지 않은 잡음으로 인해 해당 신호의 품질을 저하시킬 수 있다는 사실로 인해 더욱 악화된다. 이는 계측 증폭기를 사용하는 주된 이유가 이러한 잡음을 제거하기 위해서라는 것을 고려한다면, 심각한 문제가 될 수 있다.
Non-Rail-to-Rail 입력 구조의 효과
앞에서 설명했듯이 대부분의 증폭기는 rail-to-rail 출력을 갖지만, rail-to-rail 입력을 반드시 가질 필요는 없다. 특히 정밀한 애플리케이션에서 rail-to-rail 입력 단의 설계는 까다롭다. VCC에 가까운 공통 모드 전압 동작과 GND에 가까운 공통 모드 전압 동작 간의 크로스오버는 이러한 전환 시 절대로 완전하지 못하기 때문에, 입력 차동 단에서 n형과 p형 페어 간 오프셋 전압이 발생할 수 있기 때문이다. 우수한 설계의 정밀한 계측 증폭기를 구현하기 위해서는 낮은 VOS와 높은 CMRR이 핵심적으로 요구된다. CMRR = ΔVOS / ΔVCM이므로, 크로스오버 영역을 통과하는 공통 모드 전압이 변화할 때 VOS의 변화는 CMRR 규격을 심각한 수준으로 떨어뜨릴 수 있다.
그 결과, 대부분의 정밀 계측 증폭기는 여전히 입력 공통 모드 전압 범위의 일부로 네거티브 레일(0V)을 포함하고 있지만, non-rail-to-rail 입력 유형이 되는 경향이 있다. 그림 3으로 다시 돌아가 입력 공통 모드 전압 제한을 고려하여 그래프를 다시 그리면, 그림 5와 유사하게 나타날 것이다.
그림 5. (a) VREF = 0 및 (b) VREF = VCC/2에서 단일 전원, three-op-amp 계측 증폭기의 다양한 입력 차동 전압에서 사용 가능한 입력 공통 모드 전압은 non-rail-to-rail 입력 단이 된다.
간접 전류 피드백 구조
간접 전류 피드백 구조는 여러 장점으로 인해 크게 각광받고 있는 새로운 방법이다. 그림 6은 MAX4462 및 MAX4209 계측 증폭기에 사용되고 있는 간접 전류 피드백 구조를 보여준다.
그림 6. MAX4462 및 MAX4209 계측 증폭기에 사용되는 간접 전류 피드백 구조
이 새로운 구조에는 고이득 증폭기 1개(C), 트랜스컨덕턴스 증폭기 2개(A와 B)가 포함되어 있다. 각 트랜스컨덕턴스 증폭기는 입력 차동 전압을 출력 전류로 변환하고 모든 입력 공통 모드 전압을 제거한다. 증폭기의 안정적인 동작 지점에서, gM 단 A에서 소싱되는 출력 전류는 gM 단 B에 의해 싱킹되는 입력 전류와 정합한다. 이러한 전류 정합은 고이득 증폭기 C를 통한 피드백 동작에 의해 구현되어, 피드백 증폭기 B의 입력에서의 차동 전압이 증폭기 A의 입력에서의 차동 전압과 같게 한다. 다음으로, 이 설계는 출력 저항 체인으로 정의된 전류를 셋업하는데(VDIFF / R1과 같음), 이 전류는 R2도 통과한다. 따라서 OUT에서의 출력 전압은 이득이 증가된 입력 차동 전압 버전이다(이득 = 1 + R2 / R1). 표준 three-op-amp 계측 증폭기에서와 같이 REF에서 임의 기준전압을 인가하면 출력을 오프셋할 수 있다.
그림 7과 같이 소자의 동작을 하이 레벨 블록 다이어그램으로 변환하고 이를 그림 2와 비교하면, 핵심적인 장점이 나타난다. Three-op-amp 계측 증폭기의 중간 신호는 이득이 증가된 차동 전압은 물론 입력 공통 모드 전압도 포함하고 있다. 그러나 간접 전류 피드백 구조는 최종의 입력 차동 전압만 포함하고 있다. 1차 단은 모든 공통 모드 제거를 제공한다. 그 후, 2차 단은 모든 차동 이득을 제공하고 공통 모드 제거를 강화함으로써 필요한 경우 기준전압에 의해 출력이 오프셋되게 한다. 결과적으로, three-op-amp 계측 증폭기에 존재하는 입력 공통 모드 전압 제한은 간접 전류 피드백 구조에서는 존재하지 않는다.
그림 7. 간접 전류 피드백 계측 증폭기의 동작은 1차 단의 출력에서 공통 모드 전압을 갖지 않는다.
입력 공통 모드 전압 제한을 고려하면(즉, non-rail-to-rail 입력 단), 전송 특성은 그림 8과 유사하게 나타난다. 검정색 영역은 전체 출력 전압 범위를 구현할 수 있는 입력 공통 모드 전압의 설계 제한을 보여준다. 회색 영역은 계측 증폭기가 예측한 대로 동작하는 입력 공통 모드 전압의 범위를 나타내는데, 이득이 증가된 입력 차동 전압 버전에 비례하여 전압을 출력하고 모든 입력 공통 모드 전압을 제거한다.
그림 8. 간접 전류 피드백 계측 증폭기에서 입력 공통 모드 전압의 사용 가능 범위를 회색과 검정색으로 표시하였다. (a)와 (b) 모두에서, 회색 영역에 속하는 검정색 영역은 전체 출력 전압을 구현할 수 있는 영역을 나타낸다.
실험 결과
다음의 실험 결과는 간접 전류 피드팩 논의를 효과적으로 뒷받침해준다. MAX4197과 MAX4209H를 고려해보자. 두 소자는 모두 이득이 100인 계측 증폭기이다. MAX4197은 three-op-amp 구조를 갖는 반면, MAX4209H는 간접 전류 피드백 계측 증폭기이다. 두 부품은 소자의 제로 출력을 오프셋할 수 있도록 VCC = 5V 및 VREF = 2.5V 전원을 갖는다.
이 실험에서는 두 가지 종류의 파형이 계측 증폭기에 대한 입력으로 사용되었다.
사례 1은 100Hz의 큰 공통 모드 전압이 존재할 때 1kHz 차동 전압을 갖는다. 계측 증폭기의 출력은 100Hz 성분이 없을 때 1kHz 신호만 포함할 것이다. 파형은 다음과 같이 예측할 수 있다.
결과는 다음과 같다. 여기서 채널 1은 VIN+, 채널 2는 VIN-이고 채널 3은 계측 증폭기의 출력이다.
사례 1 결과
그림 9a에서 MAX4209H는 예상된 결과를 보여준다. MAX4197은 입력 공통 모드 전압이 접지보다 충분히 위에 있을 때에만 예상된 결과를 제공한다(그림 9b). MAX4197의 출력 전압에서 100Hz 성분은 명확하게 나타난다.
그림 9. 사례 1의 결과. (a)는 MAX4209H 간접 전류 피드백 구조, (b)는 MAX4197 three-op-amp 구조를 나타낸다. 1kHz VDIFF는 너무 작아 입력 1과 2 트레이스에서 잘 보이지 않는 반면 100Hz VCM은 쉽게 식별할 수 있다.
사례 2 결과
MAX4209H에서도 예상된 결과를 보여준다(그림 10a). MAX4197은 공통 모드 전압이 접지보다 충분히 위에 있을 때에만 입력 차동 신호를 증폭한다(그림 10b). 공통 모드 전압이 접지에 가까우면, 앞에서 설명했듯이 출력 전압은 A1 또는 A2의 포화 여부에 따라 공통 모드 전압을 반전시키거나 단지 버퍼링만 수행한다.
그림 10. 사례 2의 결과. (a)는 MAX4209H 간접 전류 피드백 구조, (b)는 MAX4197 three-op-amp 구조를 나타낸다. 그림 9에서와 마찬가지로 three-op-amp 계측 증폭기의 원하는 출력에서 1kHz VCM의 획기적인 결과에 주목할 필요가 있다. 간접 전류 피드백 구조는 뛰어난 성능을 지속적으로 유지한다.
결론
고성능 전자 장치가 전례없이 쏟아져 나오는 가운데 오늘날 소비자들은 우수한 성능뿐 아니라 보다 오래 가는 배터리 수명과 전력 효율을 높여주는 지능적인 전력 관리 구조를 요구한다. 듀얼 전원 아날로그 설계에서 단일 전원 구조로의 전환은 이미 진행 중에 있으며, 이는 전자 장치의 설계 및 이용 방식에 변화를 가져오고 있다. 이 글에서 살펴본 간접 전류 피드백 구조와 같은 새롭고 혁신적인 구조는 어제의 꿈을 오늘의 현실로 만들고 있다.
다운로드, PDF 형식
