개요: 가전 제품의 소형화, 경량화, 초박형화가 진행됨에 따라 더욱 작아진 패키지 유형이 개발되어 왔다. 실제로 패키징은 새로운 설계에서 소자의 사용 여부를 좌우하는 핵심 요소이다. 본문에서는 먼저 "플립 칩"과 "칩 스케일 패키지" 용어를 정의하고 웨이퍼 레벨 패키징 (WLP) 기술의 기술적 개발에 대해 설명한다. 그리고 웨이퍼 레벨 패키지 소자의 사용에 대한 실제적 측면을 살펴본다. 이 글에서 다룰 주제에는 특정 소자의 플립 칩/UCSP™ 패키징 구입 가능성 확인, 마킹을 이용한 플립 칩/UCSP 식별, 웨이퍼 레벨 패키지 부품의 신뢰성, 적용 가능한 신뢰성 정보를 찾는 방법 등이 포함된다. 마지막으로 앞으로의 패키징 개발에 대한 전망을 다루면서 이 애플리케이션 노트를 작성하는 데 사용되었던 참고 자료와 여기에서 다루지 않았던 주제에 대한 추가 자료 링크가 수록되어 있다.
머리말
반도체 기술의 발전으로 인해 몇 년 전에는 생각할 수 없었던 트랜지스터 수와 기능을 탑재한 칩이 나오고 있다. 그러나 오늘날 우리가 알고 있는 휴대용 전자장치는 IC 패키징에서 이와 똑같은 놀라운 발전이 없었다면 불가능했을 것이다. 가전 제품의 소형화, 경량화, 초박형화가 진행됨에 따라 더욱 작아진 패키지 유형이 개발되어 왔다. 가능한 가장 작은 패키지는 칩 자체의 크기일 것이다. 그림 1은 웨이퍼에서부터 개별 칩에 이르는 IC 단계를 보여주며, 그림 2는 실제 칩 스케일 패키지(CSP)를 보여준다.
칩 크기 패키징의 개념은 1990년대에 등장했다. 1998년에 정의된 CSP 카테고리 중에서 웨이퍼 레벨 CSP는 EEPROM과 같은 적은 핀 수의 소자에서부터 ASIC과 마이크로프로세서에 이르기까지 다양한 애플리케이션을 위한 경제적인 선택으로 주목 받았다. CSP 소자는 웨이퍼 레벨 패키징(WLP)이라고 부르는 공정으로 생산된다. WLP의 주요 장점은 모든 패키지 제작과 테스트가 웨이퍼에서 수행된다는 점이다. 웨이퍼 크기가 증가하고 다이가 작아짐에 따라 WLP의 비용은 떨어진다. Dallas Semiconductor는 이 기술을 빠르게 채택하여 1999년에 웨이퍼 레벨 패키지 제품을 출시하기 시작했다.
그림 1. 웨이퍼 레벨 패키징은 가공된 웨이퍼에서 개별 칩들을 분리해내는 것이다.
그림 2. 12범프 칩 스케일 패키지, 3 × 4 범프. 가운데 2개 범프는 실장되지 않았다.
명명법
업계에는 WLP의 이름에 대한 혼동이 아직도 존재한다. CSP 웨이퍼 레벨 방법은 패키지 내부에 본딩 기술이 사용되지 않는다는 점에서 고유하다. 패키지 칩을 부르는 명칭도 여러 가지이다. 자주 사용되는 이름만 해도 플립 칩(STMicroelectronics 및 Dallas Semiconductor®), CSP, 칩 스케일 패키지, WLCSP, WL-CSP, MicroSMD(National Semiconductor), UCSP(Maxim Integrated Products), 범프 다이 (bumped die) 및 MicroCSP (Analog Devices) 등이 있다.
Maxim®/Dallas Semiconductor에서 "플립 칩"과 "칩 스케일 패키지"라는 용어는 처음에는 모든 종류의 웨이퍼 레벨 패키지 다이에 동일한 의미로 사용되었으나, 시간이 지남에 따라 패키지를 구별하게 되었다. Maxim의 웹 사이트를 포함하여 이 문서와 모든 Maxim 자료에서 "플립 칩"이라는 용어는 에지에 대한 간격을 유지하면서 어느 위치에나 장착할 수 있는 각종 모양의 범프가 있는 웨이퍼 레벨 패키지 다이를 가리킨다. "칩 스케일 패키지"라는 용어는 사전에 정의된 피치를 갖는 그리드 위에 배치되는 구형의 범프가 있는 웨이퍼 레벨 패키지 다이를 말한다. 그림 3은 이러한 차이를 보여주며, 모든 그리드 위치를 실장할 필요는 없다.
그림 3의 플립 칩 크기는 1세대 Dallas Semiconductor WLP 제품을 보여준다. 칩 스케일 패키지 크기는 Maxim을 포함한 다양한 벤더로부터 컴파일링한 것이다. 현재 Maxim과 새로운 Dallas Semiconductor 칩 스케일 패키지 제품의 치수는 표 1에 나와 있다.
그림 3. 칩 스케일 패키지와 플립 칩 패키지의 일반적인 크기와 둘 간의 차이를 보여준다.
WLP 부품을 공급하는 벤더들은 자체적인 WLP 팹을 가지고 있거나 패키징 공정을 아웃소싱한다. 이에 따라 제조 공정은 서로 다르며 사용자가 최종 제품의 신뢰성을 보장하기 위해 만족해야 하는 요구사항도 다양하다. Wafer-Level Packaging Has Arrived,8 The Wafer-Level Packaging Evolution,9 및 WLCSP Technology Direction10에서 WLP의 과거 및 미래에 대한 간략한 설명을 찾아볼 수 있다. FCI(Phoenix, Arizona)와 Unitive®(Research Triangle Park, North Carolina)는 UltraCSP (FCI) 및 Xtreme (Unitive) 제품명으로 WLP 기술의 표준을 개발했다. Unitive를 획득한 Amkor는 전세계 반도체 업계에 WLP 서비스를 제공하고 있다.11
회로/배선 보드에서 칩을 트레이스에 연결하는 범프는 처음에는 주석과 납의 공융혼합물*(Sn63Pb37)로 만들어졌다. 전자 제품에서 위험물질의 사용을 제한(RoHS)하려는 움직임이 일어나면서 반도체 업계는 Pb-free 범프(Sn96.5Ag3Cu0.5) 또는 high-Pb 범프(Pb95Sn5)와 같은 대체물질을 의무적으로 사용하도록 되어 있다. 각 합금은 자체의 고유한 용융점을 가지므로 부품 조립 리플로우 공정에서 특정 온도 프로파일(특정 온도에서 지속 시간)을 요구한다.
집적 회로는 필요한 모든 전기적 기능을 제공하고 특정 패키지 세트에 실장하도록 설계되었다. 칩상의 본드 패드는 와이어 본딩을 통해 기존 패키지의 핀에 연결된다. 기존 패키지에 대한 설계 규칙에 따르면 본드 패드는 칩의 경계에 배치해야 한다. 동일한 칩에 2개의 설계가 적용되는 것을 피하기 위해(하나는 기존 패키지용이고 다른 하나는 CSP용), 일반적으로 범프를 본드 패드에 연결하는 데 재분배 레이어가 필요하다.
플립 칩/UCSP 구입 가능성 및 Lead-Free 확인
Maxim/Dallas Semiconductor 소자는 일부만 플립 칩 또는 UCSP로 제공된다. 패키지의 구입 가능성 여부를 알 수 있는 가장 간편한 방법은 Maxim 웹 사이트에서 소자에 대한 QuickView를 확인하는 것이다. 부품번호를 검색하면 QuickView 데이터 시트가 표시되며 여기에는 간략한 제품 설명과 주요 기능, 패키지 옵션, 애플리케이션 노트 URL, 추가 정보 링크(신뢰성 보고서, EV 킷 등)가 제공된다. QuickView의 오른쪽 위에서 부품번호 테이블에 들어갈 수 있다. 하나의 데이터 시트에 여러 개의 부품번호가 있는 경우 부품번호 테이블에 제공되는 드롭 다운 박스를 통해 특정 부품번호를 선택할 수 있다. 'Go'를 클릭하면 주문 부품번호, 패키지 설명, 패키지 도면 URL, 온도 범위 그리고 패키지의 lead-free 여부 등이 나와 있는 창이 표시된다. FCHIP 또는 UCSP를 찾는다. Dallas Semiconductor 부품에 대한 플립 칩/UCSP 패키지 표시 기호는 "X"이다. Maxim UCSP는 일반적으로 부품번호의 숫자 다음에 나오는 서픽스에 "B"를 사용한다.12 부품번호 테이블에서 들어갈 수 있는 패키지 도면에는 항상 방향 정보가 나와 있다. 보통 UCSP 도면은 다이 크기가 조금씩 다른 여러 개의 소자에 적용되기 때문에 범프의 신호 정보는 도면에 표시되어 있지 않고, 이 정보는 소자의 데이터 시트에 나와 있다. 플립 칩 도면이 특정 칩에만 적용되는 경우에는 보통 도면에 전기적 할당 정보가 표시된다.
플립 칩/UCSP 톱마크 (소자 식별)
대부분의 플립 칩과 UCSP에는 플라스틱 패키지에 주로 사용되는 기존 마킹을 표시할 공간이 없다. 최소형 UCSP(4 범프)는 방향 마크와 두 줄의 6자 코드를 표시할 수 있는 공간만 있다. 기본 정보 표시는 패키지의 "표준"(공융혼합물 범프), high-Pb (#) 또는 Pb-free (+) 여부를 나타낸다. 그림 4를 참조한다.
그림 4. 플립 칩과 UCSP 마킹 템플릿
UCSP 톱마크 코딩은 보통 QuickView의 추가 정보 부분에서 이용할 수 있으며, 일부 경우 데이터 시트에 이 정보가 포함된 경우도 있다. 역으로 찾아보려면, 즉 톱마크로부터 소자의 패키지를 알아보려면 웹 기반 톱마크 코딩 기능을 사용하거나 전체 톱마크 테이블13을 다운로드하여 검색 기능을 이용해 해당 소자(들)를 식별할 수 있다. 톱마크는 최대 12개 범프를 갖는 UCSP에 사용된다. 이보다 큰 UCSP는 전체 부품번호와 날짜 코드, 로트 정보를 표시할 수 있는 충분한 공간이 있다. 표 2는 Maxim 부품에 사용된 브랜드 표시이다.
표 2. 일반적인 Maxim UCSP 브랜드
Maxim 브랜드
범례
2줄
mmm
nxx
mmm
톱마크 코드
pppp
부품번호 (숫자 부문만 표시)
sss
Part 부품번호 서픽스
n
생산 관련 코드, 번호
xx
생산 관련 코드, 문자
YWW
날짜 코드
표시되는 경우, "MAX"는 A1 마커와 동일선상에 있다.
3줄
mmm
nxx
YWW
4줄
pppp
sss
nxx
YWW
4줄, 다른 버전
pppp
sss
n YWW
xxxxx
5줄
MAX
pppp
sss
n YWW
xxxxx
표 3에 나와 있는 브랜드 표시 양식은 Dallas Semiconductor 플립 칩과 UCSP에 적용된다. 레이저 마킹은 매우 작아서 읽으려면 확대경이 필요하다. Dallas Semiconductor의 플립 칩은 최소형 소자에도 유사한 방법을 사용한다. 두 자리 소자 코드 (패밀리 코드) 뒤에 다이 개정 코드가 표시된다. 이 방법은 상호 참조 (cross-reference) 목록을 필요로 하지 않는다.
표 3. 일반적인 Dallas Semiconductor 플립 칩 및 UCSP 브랜드 표시
Dallas Semiconductor 브랜드
범례
1줄
dcrr
dc
2자리 소자 (패밀리) 코드
pppp
부품번호 (숫자 부분만 표시)
YYWW
날짜 코드
대체 날짜 코드
rr
다이 개정 코드
###xx
생산 관련 코드
2줄
DSpppp
rr#xx
3줄
DSppppp
yywwrr
###xx
웨이퍼 레벨 패키지 부품의 신뢰성
웨이퍼 레벨 패키지(플립 칩 및 UCSP)는 기존의 기계적 신뢰성 테스트를 통해 패키징된 제품에는 동일하게 적용되지 않을 수도 있는 고유한 패키징 폼 팩터를 말한다. 패키지의 신뢰성은 전체적으로 사용자의 조립 방법, 회로 보드 재료 및 사용 환경과 관련된다. WLP 부품의 사용을 고려할 때 사용자는 이러한 문제를 면밀히 검토해야 한다. 동작 수명 테스트와 습기 저항을 통한 성능은 주로 웨이퍼 제조 공정에 의해 결정되기 때문에 성능 저하 없이 유지된다.
기계적 스트레스 성능은 WLP에서 보다 큰 문제이다. 플립 칩과 UCSP는 직접적인 솔더 접촉을 통해 사용자의 PC 보드에 부착되기 때문에 일반적인 핀을 가진 패키지 제품보다 더 본질적인 스트레스 문제가 있다. 따라서 솔더 조인트 접촉 무결성을 고려해야 한다. 보드 레이아웃 고려사항, 조립 공정 흐름, 솔더 페이스트 스크린 프린팅, 부품 배치, 리플로우 온도 프로파일 요구사항, 에폭시 인캡슐레이션 및 육안 검사 합격 기준 등에 대한 추가 정보는 Dallas Semiconductor 웨이퍼 레벨 패키지 조립 가이드에서 볼 수 있다.14 Maxim의 인증 계획 및 테스트 데이터에 대한 정보는 애플리케이션 노트 189115에 자세히 나와 있다. 신뢰성 정보는 제품 QuickView의 "기술 자료" 탭에서 이용할 수 있다. 플립 칩, UCSP, WLP 버전에 대한 정보가 나와있지 않은 경우 지원 센터에 보고서를 요청한다.
결론
최근의 플립 칩 및 CSP는 지속적인 개발로 꾸준히 새로운 기술을 유지하고 있다. 이미 진행 중인 개선 부분은 BSL(backside lamination coating)에 적용될 예정이다. 이 기술은 다이의 비활성 면을 빛과 기계적 영향으로부터 보호하고 밝은 빛에서 레이저 마킹의 판독성을 향상시킨다. BSL과 함께 전체 조립 높이를 그대로 유지하기 위해 다이 두께가 감소하리라는 것을 예상할 수 있다. Maxim UCSP 크기(표 1)는 2007년 2월 기준의 패키지 조건을 설명하고 있다. 업계의 일반적인 추세에 따라 이 크기도 더욱 작아질 것이다. 따라서 설계자는 회로 보드 레이아웃을 마감하기 전에 각각의 패키지 도면으로부터 실제 패키지 크기를 반드시 확인해야 한다. 이 밖에도, 특히 소자가 Pb-free로 광고되고 표시되지 않았다면 범프 다이 WLP의 특정 합금 성분을 알아두는 것이 중요하다. High-Pb 범프(Pb95Sn5)로 구성된 일부 소자는 Pb-free 보드 조립 리플로우 공정에서 테스트되었으며, 신뢰성에 많은 영향을 미치지 않으면서 호환이 가능한 것으로 나타났다.16, 17 공융 SnPb 범프를 사용하는 소자는 유사한 공융 SnPb 솔더 페이스트를 요구하므로 Pb-free 조립 환경에는 적합하지 않다.
Michael Töpper, Fraunhofer Institute for Reliability and Microintegration (Fraunhofer-IZM); Philip Garrou, IEEE Components, Packaging and Manufacturing Technology Society, Semiconductor International, October 2004, http://www.semiconductor.net/article/CA456679.html
*"공융혼합물"이라는 용어는 야금학적으로 공융점에서 지정된 상대적 밀집을 갖는 2개 이상의 성분 재료로 구성된 합금을 설명하는 데 사용된다. 비공융 합금이 액체에서 고체로 변할 때 합금의 성분 중 하나는 일정 온도에서 결정화되지만 다른 성분은 다른 온도에서 결정화된다. 공융 합금의 경우 혼합물은 가파른 융점을 갖는 단일 온도에서 하나로 결정화된다. 이는 가소성의 녹는 범위를 갖는 비공융 합금과 대조된다. (출처 http://www.answers.com/topic/eutectic-point)
다운로드, PDF 형식
