개요: MAX2235는 800MHz ~ 1000MHz 범위에서 동작하는 3단 전력 증폭기로 GSM 및 ISM 애플리케이션에서 최대 30dBm을 제공한다. 하지만 최대 성능을 달성하는 것은 결코 쉽지 않으며 이를 위해서는 우수한 PCB 레이아웃이 가장 좋은 시작점이 된다. 이 애플리케이션 노트에서는 검증된 레이아웃 기법들을 살펴보고 PA의 특성 및 제안되는 기법들의 근거에 대해 설명한다.
개요
MAX2235는 800MHz ~ 1GHz에서 동작하는 3단 전력 증폭기로서 GSM 및 ISM 애플리케이션에서 최대 30dBm 출력 전력을 제공한다. 이와 같은 성능을 달성하기란 결코 쉽지 않으며 우수한 PCB 레이아웃이 이를 위한 가장 좋은 시작점이 된다. 반면에 부적절하게 설계된 PCB 레이아웃으로는 절대로 최적의 성능을 달성할 수 없다.
이 애플리케이션 노트에서는 검증된 레이아웃 기법들에 대해 살펴보고 이 IC의 특성 및 제안되는 기법들의 근거에 대해 설명한다. 이를 레이아웃 설계의 가이드라인으로 이용하면 MAX2235를 이용해 설계할 때 흔히 발생하는 문제들을 방지하고 최적의 설계를 달성할 수 있다.
전원 바이패싱 및 단간 매칭(Interstage Matching)
이 IC에 대해 가장 이해가 부족하면서도 또 가장 중요한 측면이 단간 매칭이다. 이 증폭기가 3개 단으로 이루어졌는데 각 단이 임피던스 특성이 약간씩 다르므로 최대의 전력 전달을 위해 이들 단을 매칭해야 한다.
이 소자의 VCC 핀 3, 5, 8, 9는 순수하게 바이패싱을 필요로 하는 전원 입력이 아니다. 이들 핀에 인가되는 다수의 커패시턴스(및 기생소자) 성분이 소자와 내부적으로 상호작용해서 단간 매칭을 위한 수단을 제공한다. 이를 이용해서 설계자가 특정 애플리케이션에 따라 매칭을 맞춤화할 수 있다.
이 설계의 유연성을 활용하기 위해서는 VCC 비아 홀과 소자 핀 사이의 커패시터를 이용해 VCC 트레이스를 따라 바이패스 커패시터 위치를 어느 정도 조절할 수 있어야 한다. 단간 커패시터와 IC 핀 사이의 최적의 트레이스 길이는 원하는 동작 주파수에 따라 VCC 트레이스에 커패시터를 이동해서 실험적으로 결정할 수 있다(그림 1). 이들 위치에서 high-Q 커패시터를 이용하는 것이 최적의 매칭을 달성하며 0402 크기 부품이 물리적인 튜닝 프로세스를 용이하게 한다(0603은 조절할 때 여유가 별로 없고, 0201은 물리적으로 조작하기가 어렵다). 이 애플리케이션에서는 Murata GJM1555 시리즈(구 GJ615)가 사용되어 좋은 결과를 얻었다. 이 시리즈는 900MHz에서 Q 계수가 100 이상이다.
그림 1. VCC 트레이스를 따라 바이패스 커패시터 위치 조절 가능
이 PA의 전원 핀이 단간 매칭으로 동작하므로 이들 라인을 되도록 분리시켜야 한다. (주의: 여기서 "분리"라는 용어는 순수하게 RF적인 의미로 쓰였다. 물론 이들 라인은 DC 커플링된다.) 그렇게 하지 않으면 RF 에너지가 한 단에서 다른 단으로 커플링됨으로서 성능을 저하시킬 수 있다. “성형 토폴로지(star topology)”를 이용하는 것이 각 단에서 전원 라인을 효과적으로 분리시키는 방법이다. 이 구성에서는 각 전원 라인이 큰 용량의 커패시터로 바이패싱되는 한 지점에서 시작하게 된다. 그런 다음 라인들이 PCB 뒷면으로 배선되고 적정선에서 최대한 물리적으로 서로 떨어질 수 있다. PCB 뒷면에서는 라인들이 접지 플레인으로 분리되고 내부층의 유전체와 대면되어 VCC 라인 간의 커플링이 감소한다. 각각의 라인이 국소적으로 단간 매칭 커패시터로 바이패싱되고 이 커패시터가 동시에 단간 노드를 매칭한다. 이 커패시터는 앞면에 배치하는 것이 바람직한데, 이는 정밀한 매칭이 가능하고 매칭을 최대한 제어할 수 있기 때문이다. 그림 2는 이들 부품의 권장 배치와 방향이다.
그림 2. 성형 토폴로지의 부품 배치
접지
MAX2235는 하단에 접지 노출 패드가 부착되어 있는 TSSOP-EP 패키지로 제공된다. 이 패드는 반드시 접지로 연결해야 하는데, 그 이유는 이 PA의 출력 단이 이 연결에 의해 접지가 이루어지기 때문이다. 접지로 낮은 인덕턴스 경로를 이용하지 않으면 예기치 않은 에미터 성능저하현상으로 이득 성능이 저하될 수 있다. IC에서 PCB 접지 플레인으로의 열 전달도 이 물리적 연결을 통해 이루어진다. 노출 패드를 납땜하기 위해서는 넓은 표면 면적을 제공하는 설계가 좋다. 또한 어셈블리 때 납이 흘러갈 수 있도록 통로가 있어야 하는데 PCB 패드 자체에서 다수의 비아 홀을 넣으면 된다. 이 IC의 GND 핀을 모두 곧바로 이 패드로 배선한다. 그럼으로써 다른 PA 단을 위해서도 가장 짧은 접지 경로를 제공한다(그림 3).
그림 3. 노출 패드를 접지로 연결한다.
출력 회로
현재 EV 킷이 이와 관련해 혼란을 야기할 수 있다. 이 EV 킷은 특정한 성능 대역을 위해 설계된 것이며 동작이 되는 한 다른 애플리케이션에서 그대로 사용되지 못할 이유가 없다. 이 EV 킷은 핀 16에서 VCC로 연결되는 0Ω 저항과 병렬로 30AWG 와이어를 이용한다. Maxim은 현재로서는 새로운 설계에서 출력에 대해 와이어 단락 및 풀업 저항을 이용하는 것을 권장하지 않는다. 대신에 L과 C의 병렬 조합을 VCC까지 풀업해서 우수한 결과를 달성할 수 있었다. LC의 병렬 공진을 신중하게 선택하면 해당 주파수에서 하이 임피던스로 보이면서(그러므로 매칭에 영향을 미치지 않음) 고조파를 대폭 감쇄할 수 있다. 915MHz 설계의 경우에는 10nH 및 3.3pF 값이 매우 우수한 고조파 억제를 달성하고 출력 매칭 방해를 최소화하는 것으로 나타났다.
출력 매칭을 설계할 때 단간 매칭에 이용된 것과 유사한 기법을 이용할 수 있다. 전송 라인을 따라 출력 션트 커패시터를 이동해서 PA 출력에서의 임피던스를 정밀하게 조절할 수 있다. 이 EV 킷은 2 소자 매칭을 이용해 이 기법을 설명한다. 추가적인 조절을 위해서는 4 소자 매칭(직렬 L, 션트 C, 직렬 L, 션트 C)이 효과적인 것으로 나타났다(그림 4). 임피던스 변환 기법에 상관 없이 주위에 다수의 인접 접지 비아 홀을 이용할 수 있는 제어된 임피던스의 전송 라인이 권장된다. 이로써 PCB 손실을 최소화하고 라인을 따라 방해 받지 않는 RF 접지 리턴 경로를 제공함으로써 고조파 억제를 향상시킨다. 프로토타입 및 양산 단계에서 최상의 성능을 달성하기 위해서는 매칭에 high-Q 부품(해당 주파수에서 100 이상)을 이용하는 것이 중요하다. 다시 한 번, Murata GJM1555 시리즈(또는 등가품)를 권장한다.
그림 4. High-Q 인덕터 및 커패시터를 이용한 4 소자 출력 매칭
요약
다른 모든 RF 전력 증폭기와 마찬가지로 MAX2235를 이용해 최적 성능을 달성하기 위해서는 PCB 레이아웃 단계에서의 신중하고 치밀한 결정이 중요하다. 첫 프로토타입을 개발하기에 앞서 다음과 같은 항목을 신중하게 고려해야 한다.
단간 매칭 VCC 바이패스/단간 매칭 커패시터를 되도록 IC 핀(3, 5, 8, 9)에 가깝게 배치하고 초기 튜닝 때 위치 조절이 가능하도록 한다. 최적의 결과를 위해서는 high-Q 부품을 이용한다.
VCC 라우팅 각 PA 단의 전원 라인 간에 최대 거리를 가능하게 하는(그러므로 커플링 최소화) 토폴로지를 이용한다. 여기서는 PCB 밑면의 “성형 토폴로지”가 매우 효과적이다. VCC를 전역 바이패스한다.
접지 IC 핀을 위해 접지로 가장 짧고 인덕턴스가 낮은 경로로 설계한다. IC 밑면 노출 패드의 납땜 흐름 및 제조 용이성을 고려한다. 이 패드를 반드시 접지 플레인으로 연결한다!
출력 매칭 High-Q 부품, 4엘리먼트 매칭, 제어 임피던스 전송 라인을 이용한다. 매칭에 앞서 임피던스 변환에 영향을 미치지 않으면서 풀업 인덕터에 고조파 트랩을 이용할 수 있다.
그림 5는 이들 주요 요소의 구현을 설명한 것이고, 그림 6은 다른 Maxim EV 킷에서 “성형 토폴로지”를 이용한 예이다.
다운로드, PDF 형식
