개요: 부품 배치 및 보드 레이아웃은 스위칭 컨버터의 EMI 성능에 본질적인 영향을 미친다. 이 글에 소개되는 기본 테크닉은 전도성 EMI 뿐 아니라 전기와 자기장을 최소화한다. 스위칭 모드 DC-DC 컨버터는 오늘날 거의 모든 전자 시스템에 쓰이고 있으며, 이렇게 널리 사용되는 주된 이유는 전력 변환 효율이 높기 때문이다. 그러나 불행히도 스위칭 모드 DC-DC 컨버터는 잡음과 불안정성으로도 유명하여, 이러한 특성이 실제로 EMI 인증에서 종종 불합격 원인이 되고 있다. 문제가 발생했을 때 그 원인은 (대개 불량 부품 선택을 제외하면) 근본적으로 부품 배치와 보드 레이아웃에 있다. 보드의 기생소자는 완벽하게 규정된 설계를 영구적으로 손상시킬 수 있다. 우수한 레이아웃은 EMI 인증을 용이하게 할 뿐 아니라, 기능을 정확히 수행하는 데에 매우 중요하다. 이러한 문제를 이해하기 위해서는, EMI 규격을 검토한 다음, 일반적인 DC-DC 컨버터에서 잠재적 EMI 소스를 식별할 필요가 있다. 여기에서는 한가지 예로(이 예는 스텝 업 컨버터에도 직접 적용할 수 있으며, 다른 토폴로지에도 쉽게 응용할 수 있다), 스텝 다운 컨버터를 사용한다. 먼저 DC-DC 컨버터를 배치하는 기본 가이드라인을 살펴보고, 이어 구체적인 예를 제시하기로 한다. EMI 규격은 주파수 영역에서 통과/실패 마스크를 규정한다. 주파수 영역은 두 가지 주파수 범위로 구분된다. 저주파 범위인 150kHz ~ 30MHz에서는 라인 소스 상에 전도되는 AC 전류가 측정된다. 고주파 범위인 30MHz ~ 1GHz에서는 방사되는 전기 및 자기장이 측정된다. 전기장은 회로의 노드 전압에 의해 발생되는 반면, 자기장은 전류에 의해 발생된다. 가장 문제가 되는 파형은 스텝(예: 구형파)을 가지며, 매우 높은 주파수까지 도달하는 고조파를 생성한다. EMI 소스를 식별하기 위해서는, 그림 1a의 개념상의 스텝 다운 컨버터1를 살펴보아야 한다. 전원 스위칭의 기본적인 개념은 트랜지스터 Q1 및 Q2를 선형 모드가 아닌 스위치로 동작시키는 것이다. 트랜지스터에 흐르는 전류와 전압 강하는, 모두 구형파 같은 모양이지만 전력 손실을 최소화하기 위하여 위상 반전이다. 그림 1a. 이 개념상의 스텝 다운 컨버터에서는, 스위칭 트랜지스터 Q1 및 Q2는 컴플리멘터리 구동 신호에 의해 제어되어 스위치로 동작하면서 고효율을 달성할 수 있다. 그림 1b를 보면, 스위치 노드 전압 VLX와 트랜지스터 전류 I1 및 I2는 구형파형을 가지며 고주파 성분을 포함하고 있다. 인덕터 전류 I3은 삼각파형을 가지며 잠재적 잡음 소스로 간주되어야 한다. 이러한 파형은 고효율을 달성하는 데에 필요하지만, EMI 관점에서는 커다란 문제를 야기시킨다. 그림 1b. 스텝 다운 컨버터의 전류 및 전압 파형. 스위치 노드 전압 VLX와 마찬가지로, 스위치 트랜지스터 전류 I1과 I2는 구형파와 비슷한 모양을 갖는 잠재적 EMI 소스이다. 이상적인 컨버터는 외부 자기와 전기장을 생성하지 않고 입력에서 DC 전류만을 소비하는 컨버터이다. 스위칭 활동의 모든 영향은 컨버터 블록 내부에 국한되어야 한다. 이러한 목표를 달성하는 책임은 회로 설계자와 레이아웃 엔지니어에게 있다. 전기장(Electric field) 방사는 다른 모든 노드가 정전압에 있으므로 LX 노드에서 발생된다. 노드 영역을 합리적으로 작게 만들고 접지 플레인을 가까이 배치하기만 하면(전기장은 이 접지 플레인에서 터미네이트된다), 전기장은 비교적 쉽게 억제할 수 있다. 그러나 스트레이 커패시턴스를 너무 많이 추가하면 효율이 떨어지고 LX 전압의 링잉이 발생할 수 있으므로, 지나치지 않도록 주의한다. 또한 너무 적은 노드는 직렬 임피던스를 제공하므로, 이것 역시 피해야 한다. 자기장(Magnetic field) 방사는 스위칭 전류 I1 ~ I3에 의해 발생된다. 각 전류 루프에서 PCB 레이아웃의 기생 인덕턴스가 필드 강도를 결정한다. 가장 낮은 자기장을 구현하려면, 전류 루프 사이의 비금속 보드 영역을 최소화하고 트레이스 폭은 최대화해야 한다. 인덕터(L) 자체가 자기장을 제한해야 하는 것은 분명하지만, 이것은 PCB 레이아웃이 아닌 인덕터 구성과 관련된다. 전도성 EMI(Conducted EMI)는 인증 실패의 주요 요인이다. 전도성 EMI는, 입력 및 출력 커패시터 CIN과 COUT가 스위칭 전류 I1과 I3를 위해 로우 임피던스를 제공하지 못할 때 발생한다. 이렇게 되면, 이 전류들은 업스트림 및 다운스트림 회로에 전도된다. 임피던스는 커패시터 자체(기생소자 포함)와 PCB의 기생 임피던스로 구성된다. 즉, PCB 기생 인덕턴스가 임피던스를 결정하게 되므로, 이 값은 최소화되어야 한다. 이렇게 하면 자기장 방사도 낮출 수 있다. 비아 홀(via hole)은 인덕턴스가 너무 높아, 스위칭 컨버터 내부에 두는 것을 피해야 한다. 이를 위해서는 전원장치의 고속 전류를 위한 최상/부품층에 로컬 플레인(local plane)을 만들어야 한다. SMT 부품은 이들 로컬 플레인에 직접 연결해야 한다. 인덕턴스를 최소화하기 위해서는 경로의 폭은 넓게 하고 길이는 짧게 해야 한다. 전원장치 외부에서 로컬 플레인을 시스템 플레인에 연결할 때에는 비아가 대신 사용된다. 비아의 기생 인덕턴스는 고속 전류를 최상층으로 제한하는데에 도움이 된다. 때때로 임피던스의 영향을 일정한 정도로 낮출 수 있는 인덕터 주위에 비아를 삽입할 수 있다. 전도성 EMI의 또 다른 원인은 고속 스위칭 전류가 전압 스파이크를 유도하는 접지 플레인이다. 스위칭 전류는 접지 플레인을 포함하여 외부 회로와 공통 경로를 공유해서는 안된다. 해결책으로는 다시 컨버터 경계 내부에서 최상층에 로컬 전원 접지 플레인을 생성하고, 이것을 한 지점, 주로 출력 커패시터에서 시스템 접지 플레인으로 연결할 수 있다. 다른 부품으로는 로우 레벨 신호로 처리되는 컨트롤러 IC, 바이어스 및 피드백/보상 부품이 있다. 크로스토크를 피하려면 이러한 신호는 전원 부품과 분리된 별도의 공간에 위치시켜야 하고, 그 사이에 컨트롤러 IC를 삽입해야 한다. 한 가지 방법은 컨트롤러의 한쪽에 전원 부품을 놓고, 다른 한쪽에는 로우 레벨 신호 부품을 놓는 것이다. 컨트롤러의 IC 게이트 드라이버 출력은 스위칭 주파수에서 큰 전류 스파이크를 소싱 및 싱킹하므로, IC와 스위칭 트랜지스터 사이의 거리는 최소화해야 한다. 피드백 및 보상 핀과 같은 하이 임피던스 노드는 작게 유지하고, 전원 부품, 특히 스위치 노드 LX로부터 멀리 배치시킨다. DC-DC 컨트롤러 IC는 종종 2개의 접지 핀 GND와 PGND를 갖고 있다. 요점은 로우 레벨 신호 접지와 전원 접지를 분리시켜야 한다는 것이다. 또한 로우 레벨 신호에 사용되는 아날로그 접지 플레인을 하나 더 생성해야 한다. 이 접지 플레인을 최상층에 배치할 필요는 없으며, 비아를 사용할 수 있다. 아날로그 접지 및 전원 접지는 반드시 한 지점, 일반적으로 PGND 핀에서 연결해야 한다. 극단적인 경우(높은 전류), 출력 커패시터에서 로컬 접지, 전원 접지 및 시스템 접지 플레인을 연결하는 완전한 단일 지점 접지를 필요로 할 수 있다. 다음은 레이아웃 가이드로 요약된 사항이다(유용한 데이터 시트에서도 유사한 PCB 가이드라인을 찾아볼 수 있다). 전원 부품을 배치하고 라우팅한다. 스위칭 트랜지스터 Q1과 Q2, 인덕터 L, 입력 및 출력 커패시터 CIN과 COUT를 배치하는 것에서부터 시작한다. 부품을 배치할 때는 부품 사이의 거리는 최소화하는데, 특히 Q2, CIN과 COUT의 접지 연결, CIN과 Q1의 연결 거리를 최소화하면서 정렬한다. 그런 다음, 전원 접지, 입력, 출력 및 LX 노드에 대한 최상층의 모양을 만들고, 폭이 넓고 길이가 짧은 트레이스를 사용하여 이를 최상층에서 라우팅한다. 로우 레벨 신호 부품을 배치하고 라우팅한다. 컨트롤러 IC는 스위칭 트랜지스터에 가깝게 배치한다. 로우 레벨 신호 부품은 컨트롤러의 다른 면에 배치시킨다. 하이 임피던스 노드는 작게 유지하고 LX 노드로부터 멀리 배치시킨다. 적절한 층에 아날로그 접지 형태를 생성하고, 이를 한 지점에서 전원 접지로 연결한다. 위에서 설명된 테크닉은 아래 그림으로 볼 수 있다. MAX1954는 텔레콤 및 산업용 애플리케이션은 물론, 소비자용 애플리케이션에 적합한 저가형 전류 모드 PWM 컨트롤러 IC이다. 그림 2는 MAX1954 EV 킷 회로도를 보여주며, 그림 3에는 보드 레이아웃이 나와 있다. EV 킷은 5A를 인가할 수 있다. 이 EV 킷은 저전압(VIN) 또는 고전압 분배 버스(VHSD)의 입력 전원 옵션을 갖는다. 그림 2. 고전류 스텝 다운 컨버터용 MAX1954 EV 킷 회로도. 다른 접지 기호에 주의한다. 전원 부품인 듀얼 스위치 트랜지스터 N1, 인덕터 L1, 입력 커패시터 C3 및 출력 커패시터 C5를 찾는 것에서부터 시작한다. 특히 C3의 위치는 매우 중요하다. C3는 가급적 하이 사이드 MOSFET의 드레인과 로우 사이드 MOSFET의 소스 양단에 접근시켜 직접 배치한다. 이것은 하이 사이드 MOSFET을 켤 때 로우 사이드 MOSFET의 바디 다이오드 복구 충전으로 인한 고속 스위칭 피크 전류를 포함시키기 위해서이다. 이들 부품은 그림 3의 레이아웃 c.f.의 오른쪽에 배치되며, 모든 연결은 최상층(적색)에서 이루어진다. 오른쪽 위 모서리의 LX 노드는 시스템 접지 플레인 윗면에 놓이며, 이후 최상층 VHSD와 PGND 노드를 사용하여 작은 면적의 영역으로부터 LX 노드를 차폐시킨다. 로우 레벨 신호 및 관련 부품은 레이아웃의 왼쪽에 배치한다. MAX1954 컨트롤러의 핀아웃을 통해 로우 레벨 신호와 전원 전류를 쉽게 분리시킬 수 있다. 컨트롤러 U1은 로우 레벨 신호와 전원 영역 사이에 삽입한다. R1 및 R2의 중간(midpoint)은 피드백 노드로, 작게 만든다. 보상 노드(C7, C8, R3)도 작게 유지한다. 아날로그 접지는 특성상 눈에 보이지 않도록 중간층에 레이아웃을 하고, 부품은 비아를 통해 연결한다. 전원 접지와 로우 레벨 아날로그 접지 플레인은 레이아웃에서 서로 분리시키고, 회로도에서도 다른 기호로 표시한다. 최상층 전원 접지, 아날로그 접지 플레인, 시스템 전원 플레인은 오른쪽 아래 모서리에 함께 배치한다. 그림 3. 원칙을 요약하여 그림으로 보여주는 MAX1954 EV 킷의 보드 레이아웃. 보드는 4층으로 구성된다. 적색은 최상층, 청색은 최하층, 검정색은 시스템 접지 플레인(중간층)이며, 아날로그 접지 플레인(중간층)은 눈에 보이지 않도록 한다. 기생 인덕턴스와 커패시턴스로 인해, 스위칭 노드는 EMI를 발생시킬 수 있는 고주파(40MHz ~ 100MHz) 링잉을 갖게 된다. 고주파 링잉을 억제하기 위해, 각 MOSFET에 단순한 RC 스너버 회로(snubber circuit)를 배치할 수 있다. VLX 상승 에지 링잉을 억제하려면 로우 사이드 MOSFET에 RC 스너버 회로를 추가한다. 마찬가지로, VLX 하강 에지 링잉을 억제하려면 하이 사이드 MOSFET에 RC 스너버를 추가한다. 부품을 추가하면 비용이 상승되므로, 필요한 경우 RC 스너버만 추가한다. RC 스너버 회로를 적절히 잘 선택하면, 기생소자에 저장된 에너지가 회로에서 방사되므로 부품 효율을 많이 떨어뜨리지 않으며, 단지 rising/falling 시간을 길게 한다. 참고 1입력 및 출력 전압을 스와핑(swapping)하면, 이 가이드라인을 스텝 업 컨버터에 직접 적용할 수 있다. 의견을 보내주세요! 위 내용이 도움이 되셨나요? 여러분의 의견을 기다립니다 — Maxim은 보내주신 정정이나 제안사항을 반영하고 있습니다. 이 페이지를 평가하고 의견을 보내주십시오. 자동 업데이트 관심있는 분야의 애플리케이션 노트가 나올 때 자동으로 업데이트 받고 싶으세요? 그렇다면 EE-Mail™을 신청하십시오. 추가 정보   APP 3645: Aug 28, 2006 MAX1954 저비용, 고주파수, 전류 모드 PWM 벅 컨트롤러 전체 데이터 시트 (PDF, 432kB) 무료 샘플   다운로드, PDF 형식 (59kB)  AN3645, AN 3645, APP3645, Appnote3645, Appnote 3645