개요: 이 애플리케이션 노트에서는 증폭기 잡음의 원인이 되는 주요 파라미터를 검토한다. 증폭기 설계, 특히 바이폴라, JFET 입력 또는 CMOS 입력 설계가 잡음에 어떻게 영향을 미치는지, 그리고 데이터 컨버터 버퍼링, 스트레인 게이지 신호 증폭 및 마이크로폰 출력 전치증폭(preamplifying)과 같은 저주파 아날로그 애플리케이션을 위한 저잡음 증폭기 선택 방법을 설명한다. CMOS 입력 기반 증폭기 MAX4475는 다양한 저주파 아날로그 애플리케이션에 이와 같은 새로운 증폭기 설계를 사용할 경우 얻을 수 있는 장점을 구체적으로 보여준다.
저잡음 증폭기에 대한 논의는 보통 RF/무선 애플리케이션에 관한 내용이다. 그러나 잡음은 데이터 컨버터 버퍼링, 스트레인 게이지 신호 증폭 및 마이크로폰 출력 전치증폭과 같은 저주파 아날로그 애플리케이션에서도 중요한 고려사항이다. 적절한 증폭기를 선택하기 위해, 엔지니어는 먼저 특정 애플리케이션에 대한 잡음 파라미터를 이해해야 하며, 그런 다음 증폭기가 실제로 저잡음 특성을 갖는지 여부를 결정해야 한다. 또한 설계자는 바이폴라, JFET 입력 또는 CMOS 입력과 같은 유형의 IC가 잡음 파라미터는 어떻게 영향을 미치는지를 반드시 이해하고 있어야 한다.
잡음 파라미터
증폭기의 잡음 성능을 규정하는 파라미터에는 여러 가지가 있지만, 그 중 가장 중요한 두 가지는 전압 잡음과 전류 잡음이다. 전압 잡음은 입력이 단락되었다면 잡음이 없었을 증폭기의 입력에서 발생하는 전압 요동을 의미한다. 전류 잡음은 입력이 개방되었다면 잡음이 없었을 증폭기의 입력에서 발생하는 전류 변동이다.
증폭기 잡음의 일반적인 성능 지수는 잡음 밀도(noise density)이며, 스팟 잡음(spot noise)이라고도 한다. 전압 잡음 밀도는 nV/ 단위로 규정되고, 전류 잡음 밀도는 일반적으로 pA/ 단위로 표시된다. 이 값은 모든 저잡음 증폭기 데이터 시트에 제공되며, 일반적으로 두 가지 주파수에 대해 규정되는데, 플리커 잡음 성분(flicker-noise component)의 경우 200Hz 미만의 주파수에서, 플랫 밴드 성분(flat-band component)의 경우 1kHz의 주파수에서 규정된다. 간단하게, 이러한 측정은 증폭기 이득을 고려할 필요가 없도록 증폭기 입력을 기준으로 한다.
그림 1은 전압 잡음 밀도와 주파수와의 관계를 나타내는 일반적인 곡선을 보여준다. 잡음 곡선은 플리커 잡음과 산탄 잡음의 두 가지 주요 잡음 성분에 의해 결정된다. 플리커 잡음은 모든 선형 소자에 내재하는 랜덤 잡음으로 1/f 잡음이라고도 한다. 이 잡음의 진폭은 주파수와 반비례한다. 플리커 잡음은 그림 1에서 볼 수 있듯이 일반적으로 200Hz 미만의 주파수에서 주요 잡음 소스가 된다. 1/f 코너 주파수보다 높은 주파수에서는 잡음 진폭이 거의 평탄해지고 주파수의 영향을 받지 않는다. 순방향 바이어스(forward-biased)가 걸려있는 pn 접합점 사이의 전류 변동에 의해 발생되는 백색 잡음인 산탄 잡음이 이 주파수 범위에 존재한다. 전압 잡음에 대한 1/f 코너 주파수는 전류 잡음에 대한 1/f 코너 주파수와 다를 수 있음을 주의한다.
그림 1. 일반적으로 전압 잡음 밀도와 주파수와의 관계를 나타내는 곡선은 플리커 잡음과 산탄잡음이라는 두 가지 주요 잡음 성분에 의해 결정된다. 플리커 잡음, 즉 1/f 잡음은 주파수와 반비례하며 일반적으로 200Hz 미만의 주파수에서 주요 잡음 소스가 된다.
증폭기 회로의 총 잡음은 증폭기 자체와 외부 회로 임피던스, 회로 대역폭, 이득 및 주위 온도에 의해 결정된다. 또한 회로의 외부 저항에서 발생하는 열 잡음도 총 잡음 계산에 포함된다. 그림 2는 증폭기 및 관련 잡음 성분의 예를 보여준다.
그림 2. 증폭기 회로의 소스 임피던스가 주요 잡음 성분을 결정한다. 소스 임피던스가 증가하면 전류 잡음이 우세해진다.
전체 잡음 계산
주어진 주파수에서 op 앰프의 입력 기준 전체 잡음에 대한 표준 식은 다음과 같다.
여기에서,
Rn = 반전 입력 유효 직렬 저항
Rp = 비반전 입력 유효 직렬 저항
en = 관심 주파수에서의 입력 전압 잡음 밀도
in = 관심 주파수에서의 입력 전류 잡음 밀도
T = 외부 켈빈 온도 (°K)
k = 1.38 x 10-23 J/°K (볼츠만 상수).
방정식 1은 대역폭의 함수로 나타낸 주어진 주파수에서의 잡음이다. 전체 잡음을 계산하려면, nV/√Hz 단위로 표시된 et에 원하는 대역폭의 제곱근을 곱한다. 예를 들어 증폭기 회로의 대역폭 범위가 100Hz ~ 1kHz이면, 다음 식을 통해 대역폭에 대한 전체 잡음을 알 수 있다.
위의 예는 대역폭에 걸쳐서 전압 잡음과 전류 잡음이 변화하지 않을 때 전체 잡음을 계산하는 방법을 보여준다(이것은 주로 전압 잡음과 전류 잡음 모두에 대해, 증폭기 회로 대역폭의 낮은 쪽 끝이 op 앰프의 1/f 주파수보다 위에 있을 때 발생한다). 대역폭에 걸쳐 전압 잡음과 전류 잡음이 변화하는 경우에는 전체 잡음 계산이 더 복잡해진다.
방정식 1과 그림 2에서 우리는 회로의 소스 임피던스가 잡음 형성에 미치는 영향을 쉽게 볼 수 있다. 전압 잡음은 소스 임피던스가 낮은 시스템에서 주요 잡음 요인이다. 등가 소스 임피던스가 증가하면 저항 잡음이 주요 잡음의 원인이 되므로, 결국 증폭기의 전압 잡음 요인은 무시할 수 있는 수준이 된다. 소스 임피던스가 더욱 늘어나면 전류 잡음이 더 우세해진다.
증폭기 설계에 따른 잡음 성능의 영향
잡음 성능은 증폭기 설계와 관련된다. 저잡음 증폭기의 일반적 설계로는 바이폴라, JFET 입력 및 CMOS 입력 등 세 가지가 있다. 각각 저잡음 성능을 제공할 수 있지만, 그 성능은 같지 않다.
바이폴라 증폭기
바이폴라 증폭기는 이제까지 가장 많이 사용되는 저잡음 증폭기이다. MAX410과 같은 저잡음 바이폴라 증폭기는 매우 낮은 입력 전압 잡음 밀도(1.8nV/)를 제공하면서 비교적 높은 입력 전류 잡음 밀도 (1.2pA/)를 갖는다. 이러한 증폭기의 단위 이득 대역폭은 일반적으로 30MHz 미만이다.
바이폴라 op 앰프에서 전압 잡음을 낮추려면, IC 설계자는 입력단에 높은 컬렉터 전류를 흐르게 해야 한다. 이것은 전압 잡음이 입력단 컬렉터 전류의 제곱근에 반비례하기 때문이다. 그러나 op 앰프 전류 잡음은 입력단 컬렉터 전류의 제곱근에 비례한다. 따라서 우수한 잡음 성능을 구현하기 위해서는 외부 피드백 및 소스 저항을 최소화해야 한다. 입력 바이어스 전류는 입력단 컬렉터 전류와 비례한다는 사실에 주의한다. 바이어스 전류로부터 오프셋 전압을 최소화하려면 소스 저항을 최소화할 필요가 있다.
바이폴라 증폭기의 전압 잡음은, 일반적으로 등가 소스 저항이 200Ω 미만일 때 더 우세해진다. 높은 입력 바이어스 전류가 상대적으로 큰 전류 잡음과 결합하므로, 바이폴라 증폭기는 소스 임피던스가 낮은 애플리케이션에만 적합하다.
JFET 입력 증폭기
최상급의 JFET 입력 저잡음 증폭기는 초저 입력 전류 잡음 밀도(0.5fA/) 성능을 갖지만, 바이폴라 설계에 비해 입력 전압 잡음 밀도(10nV/이상)가 높다. JFET 설계를 사용하면 단일 전원 동작이 가능하다. 입력 바이어스 전류가 1pA인 JFET 증폭기는 하이 임피던스 소스를 사용하는 애플리케이션에 유용하다. 그러나 JFET 기반 설계는 전압 잡음이 커서 보드 설계자가 로우 소스 임피던스 애플리케이션에 사용하기에는 그리 좋지 않다.
CMOS 입력 증폭기
CMOS 입력단을 갖는 최신의 저잡음 증폭기 설계는 바이폴라 설계에 필적하는 전압 잡음 성능을 제공한다. 또한 CMOS 입력 증폭기는 최상급 JFET 입력 설계의 전류 잡음 성능과 비슷하거나 이를 상회한다. 예를 들어 MAX4475는 낮은 입력 전압 잡음 밀도(4.5nV/), 낮은 입력 전류 잡음 밀도(0.5fA/) 및 초저 왜곡(0.0002% THD+N)을 제공하면서 단일 전원으로 동작한다. 이러한 특성 때문에, CMOS 입력 증폭기는 오디오 프리앰프와 같이 낮은 왜곡과 낮은 잡음 특성을 필요로 하는 애플리케이션에 탁월한 선택이 되고 있다. 이 밖에도 CMOS 입력단은 매우 낮은 입력 바이어스 전류, 낮은 오프셋 전압 및 매우 높은 입력 임피던스를 허용하므로, 그림 3의 포토다이오드 프리앰프 회로와 같은 하이 임피던스 소스의 신호 컨디셔닝에 적합하다. 16비트 DAC 출력용 출력 버퍼는 그림 4에서 볼 수 있다.
그림 3. CMOS 입력단을 갖는 저잡음 증폭기는 매우 높은 입력 임피던스와 결합된 초저 입력 바이어스 전류와 오프셋 전압을 갖는다. 이 소자는 포토다이오드 프리앰프와 같은 하이 임피던스 소스의 신호 컨디셔닝에 적합하다.
그림 4. 저잡음 성능 및 낮은 입력 바이어스 전류 특성을 갖는 CMOS 입력 증폭기는 16비트 DAC 출력 버퍼링에 이상적이다.
결론
모든 애플리케이션에 최상의 선택이 될 수 있는 하나의 증폭기란 있을 수 없다. 표 1은 일반적인 세 가지 증폭기 설계에 대한 일반적인 잡음 파라미터를 요약해 놓은 것이다.
표 1. 증폭기 설계에 대한 일반적인 잡음 규격
INPUT STAGE
VOLTAGE NOISE
CURRENT NOISE
INPUT BIAS CURRENT
OVERALL PERFORMANCE
Bipolar¹
1.8nV/
1.2pA/
80nA
Good
JFET
>10nV/
0.5fA/
>1pA
Better
CMOS²
4.5nV/
0.5fA/
1pA
Best
1. MAX410 데이터
2. MAX4475 데이터
모든 잡음 소스를 고려한다면, MAX4475와 같이 CMOS 입력단을 사용한 최신 증폭기는 저주파 아날로그 애플리케이션과 거의 모든 프런트 엔드 애플리케이션, 특히 하이 소스 임피던스와 넓은 대역폭의 회로에 최상의 잡음 성능 절충을 제공한다.
이 글과 유사한 기사가 Electronic Products 2004년 8월호에 게재되었다.
다운로드, PDF 형식
단위로 규정되고, 전류 잡음 밀도는 일반적으로 pA/
