개요: 바람직하지 않은 스퓨리어스 대역 외 신호로 인한 앨리어싱은 A/D 컨버터를 사용하는 많은 애플리케이션의 문제이다. 이러한 신호는 적절히 필터링되지 않을 경우 데이터 변환 시스템의 성능에 심각한 영향을 미칠 수 있다. 이 애플리케이션 노트에서는 앤티 앨리어싱의 원리와 앤티 앨리어싱이 시스템 성능에 미치는 영향을 설명한다. 또한 정밀한 비용 효율적인 완벽한 시스템의 예를 통해 이러한 중요한 기능을 위한 통합형 스위치드 커패시터 소자의 사용을 제안할 것이다. 이 밖에도 고성능 시스템 설계와 관련된 모든 중요한 성능 파라미터와 실제적 문제들을 세부적으로 살펴본다.
앨리어싱의 원인은 무엇인가? 그 영향은 나이키스트 기준(Nyquist criterion)으로 설명할 수 있다. 이 기준에 따르면 시간 연속 신호(time-continuous signal)를 시간 이산 신호(time-discrete signal)로 변환할 경우 주기 당 두 배 이상의 샘플링이 필요하다. 신호가 충분히 자주 샘플링되지 않을 경우, 정보는 회복할 수 없는 수준으로 손실된다. 이러한 문제는 그림 1에서 볼 수 있다. 신호를 주기 당 한 번 샘플링할 경우 DC 신호(임의 진폭을 갖는)가 발생되며 (그림 1a), 신호를 주기 당 정확히 두 배로 샘플링할 경우 방형파가 발생된다(그림 1b). 주의할 점은 입력 신호 주기에서 정확히 두 배로 샘플링하는 것은 매우 특수한 경우이며 언제나 피해야 한다는 사실이다. 그림 1c는 200kHz에서 샘플링한 190kHz 신호를 보여준다. 결과는 완벽한 사인파이지만, 완벽하게 잘못된 주파수를 갖는다. 이러한 주파수 변경은 앨리어싱으로 인해 초래된 것이다.
그림 1a. 주기 당 한 번만 샘플링된 사인파는 임의 진폭(arbritary amplitude)을 갖는 DC 신호를 발생시킨다.
그림 1b. 동일한 사인파를 주기 당 정확히 두 배로 샘플링할 경우, 방형파가 발생되며 진폭 정보는 손실된다.
그림 1c. Fsignal = 190kHz, Fs = 200kHz는 언더샘플링된(undersampled) 신호이며, 따라서 앨리어싱을 초래한다.
그림 2는 주파수 영역에서 나타나는 이러한 현상을 보여준다. 여기에서 우리는 f > fs/2보다 높은 신호는 fs/2에서 반사된다는 것을 알 수 있다. 이를 피할 수 있는 유일한 가능성은 이보다 더 높은 주파수에서 신호가 존재하지 않도록 보장하는 데 있다. 이것은 우리가 관심있는 신호에서 가장 높은 주파수를 알아야 한다는 것을 의미한다. 샘플링 주파수는 이 주파수보다 두 배 이상 더 커야 할 필요가 있다. 디지털 영역에서 이를 수행할 수 있을 거라고 생각하는 사람도 있겠지만, 일단 신호가 샘플링되고 주파수가 원하는 대역 안으로 앨리어싱되고 나면, 신호로부터 원치 않는 주파수를 제거하는 것이 불가능하기 때문에 그것은 불가능하다. 따라서 앤티 앨리어싱은 신호를 샘플링하기 전, 반드시 아날로그 모드에서 수행해야 한다.
그림 2. 주파수 영역의 앨리어싱. 언더샘플링된(undersampled) 신호는 fs/2에서 반사된다.
다음 단계는 앤티 앨리어싱 필터를 설계하는 것이다. 여기에는 우선 바람직한 필터 특성(차단 주파수, 천이 대역 경사도 등)을 결정한 다음 요구사항을 만족시키는 최적의 근사 필터 (filter approximation 또는 종류)를 선택한다. 일반적으로, 오버샘플링이 클수록(샘플링 주파수가 더 높을수록) 필터가 더 용이해진다고 말할 수 있다. 그러나, 오버샘플링은 더 빠른 ADC를 필요로 하므로 비용이 높아진다.
예를 들어, 다음과 같은 가정에서 시작해 보자. 오버샘플링을 8배로, 즉 샘플링 주파수를 최고 신호 주파수의 8배로 한다. 이것은 ADC 비용과 필요한 필터 복잡성을 적절히 절충한 것이다. 또한, 14비트의 ADC 분해능과 80dB의 신호 대 잡음비(SNR: signal-to-noise)를 가정한다. 샘플링 주파수의 1/2에서(이 예에서 신호 주파수의 4배) 모든 가능한 에러 신호가 샘플링된 신호에서 나타나지 않도록 충분히 우수한 감쇄를 보장하려면 저역 통과 필터는 80dB의 감쇄에 도달해야 할 필요가 있다. 이것은 천이 대역이 옥타브(octave) 당 40dB이라는 것을 의미한다. 이것은 또한 보다 높은 차수의 아날로그 필터가 필요하다는 것을 의미한다. 요구사항은 7차(7th-order) 버터워스(Butterworth) 필터로 만족할 수 있지만, 애플리케이션에 따라 최적의 선택이 되지 못할 수 있다. 적합한 근사 필터는 애플리케이션에 따라 달라진다. 그림 3은 버터워스(Butterworth), 쳬비셰프(Chebyshev), 엘립틱(elliptic) 필터 응답을 보여준다. 이 그래프에서 이러한 근사 필터는 다른 통과 대역과 천이 대역을 보여준다는 것을 관찰할 수 있다. 엘립틱 필터를 버터워스 필터와 비교해 보면, 엘립틱 필터는 훨씬 더 가파른 천이 대역을 갖지만, 그 결과 위상 반응(phase behavior)은 더 나쁘다. 최적의 필터에 대한 선택은 모든 경우에 따라 결정되어야 한다. 오디오 애플리케이션의 경우, 최소 버터워스(베셀이 아닌 경우)가 필요하며, 반면 일반 데이터 수집의 경우 위상 정밀도에 대한 요구가 그리 높지 않다면 쳬비셰프나 엘립틱 필터로 충분할 수 있다.
그림 3. 다른 근사 필터의 비교.
많이 사용되는 A/D 컨버터에는 다음과 같은 여러 종류가 있다. SAR(successive approximation: 연속 근사)은 주로 중간 속도의 애플리케이션에 사용되며, 플래시(flash)는 고속에서부터 초고속 애플리케이션에 사용된다. 델타 시그마(또는 시그마 델타)는 일반적으로 저속 애플리케이션에 사용된다. 이 A/D 컨버터들은 델타 시그마 컨버터만 제외하면 모두 변환율과 바람직한 입력 대역폭에 의해 결정되는 표준 앤티 앨리어싱 요구사항을 갖는다. 델타 시그마 컨버터는 매우 높은 입력 샘플링과 변환율을 채택하는 변환 기법을 적용하고, 그런 다음 유효 스루풋 레이트(throughput rate)를 감소시키는 디지털 데시메이션 필터를 사용한다. 이것은 분해능(동적 범위)을 증가시키는 효과를 갖는다. 델타 시그마 컨버터에 대한 앤티 앨리어싱 요구사항은 입력 신호에서 관심있는 최고 주파수에 대한 입력 샘플링 레이트의 비로 결정된다. 요구사항의 이러한 감소는 간단히 데이터 컨버터를 오버샘플링하는 것과 같다. 즉, 일반적으로 단순한 RC를 사용할 수 있다. 그러나 이와 같이 보다 단순한 앤티 앨리어싱 필터를 사용하게 될 경우 전파 지연이 더 길어지는 상쇄 효과가 발생하므로 폐 제어 루프 또는 다중화 애플리케이션에서 이와 같은 컨버터를 사용하기가 매우 어려울 수 있다.
많은 설계자들은 아날로그 필터의 사용을 꺼려한다. 아날로그 필터는 설계하기가 어려우며 허용오차가 클 뿐 아니라 특히 우리의 예와 같이 엄격한 규격이 필요한 경우 제조하기가 까다롭기 때문이다. 통상적인 방법은 개별 부품의 허용오차가 곱해진다고 가정된다. 이것은 표준 상용(off-the-shelf) 저항기 및 커패시터의 경우 코너 주파수와 천이 대역에서 광범위한 에러를 예상해야 한다는 것을 의미한다. 이러한 문제를 해결할 수 있는 적절한 대안으로 Maxim과 같은 IC 제조업체에서 출시되고 있는 이러한 필터에 대한 통합형 상용 솔루션을 찾아볼 수 있다.
통합형 필터에는 연속 시간(continuous time) 필터와 스위치드 커패시터(switched-capacitor) 필터, 두 종류가 있다. 연속 시간 필터는 언제나 코너 주파수를 조정하기 위해 외부 부품을 필요로 하는데, 이는 필터의 유연성을 제한한다. 스위치드 커패시터는 자체적인 구조로 인해 매우 유연하다. 적절히 사용할 경우 스위치드 커패시터는 개별 및 통합형 연속 시간 필터 모두에 대한 뛰어난 대안이 될 수 있다.
스위치드 커패시터는 오래전부터 알려진 구조로 오늘날의 실리콘 기술에 신뢰할 수 있는 수준으로 반복적으로 통합할 수 있다. 스위치드 커패시터의 원리와 일부 수학적 기본 원리는 그림 4에서 볼 수 있다. 동작은 다음과 같다. 커패시터는 커패시터의 양쪽에 위치해 있는 스위치를 정기적으로 개폐함으로써 충전되고 방출된다. 이것은 전하 이동(charge transfer)을 발생시키며, 그에 따라 펄싱 전류 흐름(pulsing current flow)이 일어난다. 평균 전류를 계산할 수 있으며, 스위칭 주파수가 충분히 높다면, 이 전류는 저항기를 통과하는 전류와 같아질 것이다. 기본적인 조건에서 이것은 저항기를 커패시터로 대체할 수 있다는 것을 의미한다. 전류 및 간접적 저항기 값의 크기는 커패시터 크기와 스위칭 주파수라는 두 변수에 의해 좌우된다. 주파수가 높거나 커패시터가 클수록 전류는 더 높아지며, 또는 역으로 저항기 값은 더 낮아진다. 이와 같은 구조를 사용하여 필터를 제작할 경우, 커패시터 크기 또는 스위칭 주파수를 변경하면 주파수 반응을 변경할 수 있다. 통합형 솔루션에서는 커패시터 값이 고정되므로, 스위칭 주파수를 변경하여 필터 특성을 수정해야 한다. 이러한 필터 회로도는 그림 5에서 볼 수 있다.
그림 4. 스위치드 커패시터 회로도.
그림 5. 스위치드 커패시터 기술을 사용하여 구현한 단순 필터.
필터의 정밀도는 개별 부품의 허용오차에 의존한다. 개별 필터의 경우, 부정합 부품만을 사용할 수 있지만, 통합형 솔루션의 경우 이러한 부품의 정합은 극도로 우수하다(0.1% 범위). 따라서 통합형 필터의 특성에 대해 매우 우수한 제어를 기대할 수 있다. 예를 들어, MAX7490은 코너 주파수 정밀도를 0.2%로 규정하고 있으며, 이 값은 개별 상용 부품에서는 달성할 수 없다. 또한 온도 드리프트도 10ppm/°C로 뛰어나다.
여기에서 중요한 사항은 스위치 커패시터 솔루션은 신호를 샘플링한다는 점이다. 스위치드 커패시터는 시간 연속적인 신호를 시간 이산 신호로 변환한다. 이것은 우리가 다시 앨리어싱을 고려해야 한다는 것을 의미한다. 다행히 스위치드 커패시터의 샘플링 레이트는 매우 높아, 일반적으로 100배의 오버샘플링이 수행된다. 이것은 매우 단순한 앤티 앨리어싱 필터 - 단일 레지스터와 커패시터 - 를 사용할 수 있다는 것을 의미한다. 이 시스템과 관련된 다른 문제는 ADC의 경우와 마찬가지로 스위칭 클록의 위상 지터(phase jitter)가 왜곡을 발생시킨다는 사실이다. 그림 6은 정확한 신호를 잘못된 시간에 샘플링함으로써 발생된 진폭 에러를 보여준다.
그림 6. 언더샘플링으로 인해 발생된 진폭 왜곡.
클록 지터는 다음과 같은 두 가지 방식으로 나타날 수 있다. 위상 에러가 랜덤 왜곡을 갖는 경우, 잡음 플로어가 상승한다. 지터가 정기적일 경우, 왜곡(THD)이 상승한다. 지터는 시간 품질, 예를 들면 ps peak/peak 또는 RMS로 표시된다. 일정한 신호 순도(signal purity)를 얻으려면 지터의 크기를 얼마까지 할 수 있을까? 조사(참고문헌 1)에 따르면, 16비트 시스템에서 1nspp(peak/peak)의 클록 지터는 SNR을 98dB에서 91dB로 감소시킨다. 이러한 시스템에서 지터의 영향을 0.5dB로 감소시키려면, 지터는 400pspp보다 클 수 없다.
이와 같은 클록 신호는 8psRMS (53pspp)를 갖는 SaRonix NTH5와 같은 상용 클록 발진기를 사용하여 쉽게 생성할 수 있다. 이러한 솔루션의 문제는 단 하나의 주파수에 제한된다는 점이다. 대부분의 시스템에는 ADC, µC 등과 같은 다른 부품들이 있으며, 또한 이러한 부품들은 클록을 제공해야 한다. 만약 추가 발진기를 통해 이러한 클록을 발생시킨다면, 이러한 모든 비동기되는 클록은 모든 종류의 문제를 발생시킬 것이다. MAX7375 또는 DS1085와 같은 IC는 서로에 대해 모두 동기되는 다양한 클록을 발생시킬 수 있으며, 90+dB 신호 순도를 달성할 수 있는 충분히 우수한 지터(각각 160ps 및 300ps)를 제공한다. 이러한 소자를 사용하여 클록을 발생시킬 경우 또 다른 장점은 다른 주파수에 대해 프로그래밍할 수 있다는 사실이다. 이것은 소프트웨어를 통해 아날로그 필터의 주파수 반응을 프로그래밍할 수 있다는 것을 의미한다. 따라서 매우 유연한 시스템을 제작할 수 있다.
그림 7은 위에서 언급된 제약을 바탕으로 구현된 데이터 수집 시스템을 보여준다. 시스템에는 14비트 분해능과 최대 200ksps의 샘플링 레이트를 갖는 ADC(MAX1067 제품군)이 사용되었다. 이 소자는 한 번의 변환에 최소 24클록을 필요로 한다. 앤티 앨리어싱 필터를 위해 MAX7418-21 제품군 중 하나의 제품이 사용되었다. 이 제품군에는 베셀, 버터워스 또는 엘립틱과 같은 다양한 근사 필터를 갖는 다양한 제품이 있다. 코너 주파수는 1/100fClk로 설정되었다. DSP가 컨버터의 샘플링을 제어할 수 있다는 것을 고려할 때(이 기능을 위해 단 하나의 타이머만 사용된다), 동일한 클록을 필터와 ADC에 모두 사용할 수 있으므로 완벽한 동기가 제공된다. 클록은 DS1085를 통해 발생된다. 이 소자는 2개의 클록을 발생시킬 수 있는데, 2차 클록은 DSP를 위해 사용할 수 있다. DS1085는 2선식 인터페이스를 통해 프로그래밍할 수 있으므로 동작 중에 다른 샘플링 레이트에 또는 단 한 번 단일 PCB에서 다른 기능을 얻기 위해 시스템을 재프로그래밍할 수 있다.
그림 7. 구현된 데이터 수집 시스템의 회로도.
그림 7의 시스템은 소자를 상호 조정하여 설계된 것이다. 비용 및 복잡성은 수용할 수 있는 범위이다. 추가적 장점은 프로그래밍 가능성으로, 무한한 유연성을 제공하므로 설계와 논리적 비용 모두 절감된다.
참고 문헌:
1. The Effects of Sampling Clock Jitter on Nyquist Sampling Analog-to-Digital Converters and on Oversampling Delta-Sigma ADCs
July 1990 JAES: AES preprint# 2844
By Steven Harris
참고:
의견을 보내주세요!
위 내용이 도움이 되셨나요?
여러분의 의견을 기다립니다 — Maxim은 보내주신 정정이나 제안사항을 반영하고 있습니다.
이 페이지를 평가하고 의견을 보내주십시오.
자동 업데이트
관심있는 분야의 애플리케이션 노트가 나올 때 자동으로 업데이트 받고 싶으세요? 그렇다면 EE-Mail™을 신청하십시오.
| 추가 정보 | |
APP 3494: Nov 21, 2005
|
| DS1085 |
EconOscillator 주파수 합성기 |
전체 데이터 시트
(PDF, 356kB)
|
무료 샘플
|
| MAX1067 |
멀티채널, 14비트, 200ksps 아날로그-디지털 컨버터 |
전체 데이터 시트
(PDF, 440kB)
|
무료 샘플
|
| MAX7375 |
3핀 실리콘 오실레이터 |
전체 데이터 시트
(PDF, 400kB)
|
무료 샘플
|
| MAX7418 |
5차, 로우패스, 스위치드 커패시터 필터 |
전체 데이터 시트
(PDF, 412kB)
|
무료 샘플
|
| MAX7419 |
5차, 로우패스, 스위치드 커패시터 필터 |
전체 데이터 시트
(PDF, 412kB)
|
무료 샘플
|
| MAX7420 |
5차, 로우패스, 스위치드 커패시터 필터 |
전체 데이터 시트
(PDF, 412kB)
|
무료 샘플
|
| MAX7421 |
5차, 로우패스, 스위치드 커패시터 필터 |
전체 데이터 시트
(PDF, 412kB)
|
무료 샘플
|
| MAX7490 |
듀얼 범용 스위치드 커패시터 필터 |
전체 데이터 시트
(PDF, 232kB)
|
무료 샘플
|
|
|
 다운로드, PDF 형식 (140kB)
AN3494,
AN 3494,
APP3494,
Appnote3494,
Appnote 3494
|
|
