개요: 이 애플리케이션 노트에는 Dallas Semiconductor T1/E1/J1 트랜시버를 위한 루프백 기능의 개요가 실려 있다. 루프백 모드는 소자 또는 장비의 진단 테스트에 유용하다. 루프백 모드에서 소자는 신호가 네트워크를 통과하거나 또는 특정 링크를 가로지른 후 소자의 한 쪽 끝에서 전송 소자의 다른 쪽 끝까지 신호를 루핑한다. 양쪽 끝의 신호는 비교될 수 있다. 둘의 불일치가 오류 추적에 도움이 된다. 개요 이 애플리케이션 노트에는 Dallas Semiconductor T1/E1/J1 트랜시버를 위한 루프백 기능의 개요가 실려 있다. T1과 E1은 모든 매체를 통한 1.544Mbps 및 2.048Mbps 송신을 가리킬 때 사용되는 용어이다. 루프백 모드는 소자 또는 장비의 진단 테스트에 유용하다. 루프백 모드에서, 소자는 신호가 네트워크를 통과했거나 특정 링크를 가로지른 후, 소자의 한 쪽 끝에서 송신 소자의 다른 쪽 끝까지 신호를 루핑한다. 양쪽 끝의 신호는 비교되고 둘의 불일치가 오류 추적에 도움이 된다. 루프백 Dallas Semiconductor T1/E1/J1 트랜시버가 지원하는 루프백은 다음 여섯 가지이다. 원격 루프백 (RLB) 로컬 루프백 (LLB) 프레이머 루프백 (FLB) 프레이머 루프백 (DLB) 페이로드 루프백 (PLB) 채널당 루프백 (PCLB) 원격 루프백 (RLB) 이 루프백은 사용자가 장비 링크의 가장 끝을 테스트할 수 있게 해준다. 가장 끝에 있는 장비로부터 신호는 LIU와 지터 감쇄기를 통해 루핑한다. 제어 레지스터의 RLB 비트가 로우로 설정될 경우, 원격 루푸백은 디스에이블된다. 제어 레지시터의 RLB 비트가 하이로 설정될 경우, 원격 루프백은 인에이블된다. 원격 루프백에서, RTIP과 RRING에 의한 데이터 입력은 지터 감쇄기를 통해 TTIP와 TRING으로 다시 송신된다. 데이터는 계속해서 정상 시처럼 소자의 수신 측 프레이머를 통과한다. 송신 측 포매터에서 나온 데이터는 무시된다. 자세한 내용은 그림 1을 참조한다. 그림 1. 기본적인 원격 루프백 모드 동작 로컬 루프백 (LLB) 로컬 루프백은 사용자가 TSER에서 RSER로 데이터를 라우팅하고 TCLK와 RCLK로부터 클록을 라우팅하도록 허용한다. 로컬 루프백은 또한 소자가 소자의 디지털 회로를 통해 데이터를 루프백하기 때문에 디지털 루프백이라고도 한다. 제어 레지스터의 LLB 비트가 로우로 설정될 경우, 로컬 루푸백은 디스에이블된다. 제어 레지시터의 LLB 비트가 하이로 설정될 경우, 로컬 루프백은 인에이블된다. 로컬 루프백에서, 데이터는 트랜시버의 송신 측을 통해 정상처럼 송신된다. RTIP와 RRING에서 수신된 데이터는 송신 중인 데이터로 교체된다. 로컬 루프백 내 데이터는 지터 감쇄기를 통과한다. 자세한 내용은 그림 2를 참조한다. 그림 2. 기본적인 로컬 루프백 모드 동작 프레이머 루프백 (FLB) 이 루프백은 애플리케이션의 테스팅 및 디버깅에 유용하다. 프레이머 루프백 (FLB)에서, Dallas Semiconductor 소자들은 송신 측 백플레인에서 수신 측으로 데이터를 루핑한다. 데이터는 TSER에서 RSER로 라우팅되고 클록은 TCLK에서 RCLK로 라우팅된다. 제어 레지스터의 FLB 비트가 로우로 설정될 경우, 프레이머 루프백은 디스에이블된다. 제어 레지시터의 FLB 비트가 하이로 설정될 경우, 프레이머 루프백은 인에이블된다. 프레이머 루프백이 인에이블될 경우, TSER에서 나온 신호는 프레이머를 통과하여 RSER로 들어간다. 이 루프백은 프레이머의 기능을 점검한다. T1 모드의 프레이머 루프백에서는 프레임되지 않은 모든 1 코드는 TPOSO와 TNEGO에서 송신된다. E1 모드의 경우, 정상 데이터는 TPOSO와 TNEGO에서 송신된다. 프레이머 루프백 모드에서, 모든 수신 측 신호는 RCLKI가 아닌 TCLK와 타이밍 동기화가 이루어진다. 프레이머 루프백을 사용할 때, RCLK는 이 루프백 동안 TCLK에 연결될 수 없으며, 그 이유는 비동작 조건을 초래하기 때문이다. 자세한 내용은 그림 3을 참조한다. 그림 3. 기본적인 프레이머 루프백 모드 동작 진단 루프백 (DLB) 진단 루프백은 소자의 UTOPIA 부만을 사용한다. 진단 루프백은 소자의 LIU 및 프레이머 부만을 바이패싱한다. 진단 루프백은 송신 데이터 패킷이 Utopia Bus의 수신 측으로 루프백될 수 있게 해준다. 이것은 DS2156, DS16101 또는 DS26102와 같은 Dallas Semiconductor 통신 부품에 적용된다. 진단 루프백에서는 SCT의 송신부에서 생성된 데이터, 클록 및 프레임 펄스 표시가 물리층 소자에서 나온 해당 신호 대신에 사용된다. 수신 물리 인터페이스 모드는 송신 물리 인터페이스 모드와 동일한 값으로 구성되어야 한다. 수신 액티브 에지 선택 비트는 동일한 SCT의 송신부에 의해 사용된 비트의 반대 에지로서 구성되어야 한다. 자세한 내용은 그림 4를 참조한다. 그림 4. 기본적인 진단 루프백 모드 동작 페이로드 루프백 (PLB) 페이로드 루프백은 사용자가 올바로 포맷된 데이터 패턴을 수신하고 있는지 확인하는 데 사용된다. 이 루프백은 데이터를 재프레임하고 재형식화한다. 제어 레지스터의 PLB 비트가 로우로 설정될 경우, 페이로드 루푸백은 디스에이블된다. 제어 레지시터의 PLB 비트가 하이로 설정될 경우, 페이로드 루프백은 인에이블된다. 페이로드 루프백이 인에이블될 경우, RTIP/RRING에서 나온 신호는 LIU와 프레이머를 통과하고 다시 TTIP/TRING로 루프백된다. 이 루프백 모드에서는 송신된 데이터가 TCLK가 아닌 RCLK와 동기화된다. 모든 수신 측 신호는 계속해서 정상으로 동작한다. TSER, TDATA 및 TSIG 핀의 데이터는 무시된다. T1 모드에서, 페이로드 루프백은 D4와 ESF 프레이밍 모드 모두에서 수행될 수 있다. PLB가 인에이블될 경우, SCT는 수신 측에서 다시 송신 측으로 192비트의 페이로드 데이터를 루핑한다(BPV가 정정된 상태로). FPS 프레이밍 패턴, CRC6 계산 및 FDL 비트는 루프백되지 않고 SCT에 의해 재삽입된다. E1 모드에서, 페이로드 루프백은 수신 측에서 다시 송신 측으로 248비트 페이로드 데이터를 루핑한다(BPV가 정정된 상태로). 송신 측은 TSER에서의 입력인 것처럼 페이로드를 수정한다. FAS 워드, Si, Sa 및 E 비트, 그리고 CRC4는 루프백되지 않고 SCT에 의해 재삽입된다. 자세한 내용은 그림 5를 참조한다. 그림 5. 기본적인 루프백 모드 동작 채널당 루프백 (PCLB) 채널당 루프백은 페이로드 루프백의 하위세트이다. 데이터 패턴은 사용자가 선택한 채널을 통해 다시 라우팅된다. 채널당 루프백 레지스터(PCLR)는 백플레인의 어느 채널들이 수신 측에서 나온 데이터 또는 T1 또는 E1 회선에서 나온 데이터로 교체되어야 하는지를 결정한다. 채널당 루프백에서는 과도 클록, 수신 클록 및 프레임 동기 신호의 동기화가 요구된다.동기화를 위한 한 가지 방법은 RCLK를 TCLK에 연결하고 RSYNC를 TSYNC에 연결하는 것이다. 루프백될 수 있는 채널 또는 채널 수에 대한 제한은 없다. 채널당 채널 루프백 레지스터에 있는 각 비트 위치(PCLR1/PCLR2/PCLR3/PCLR4)는 출력 프레임에서 DS0 채널을 나타낸다. 이러한 비트가 1로 설정될 경우, 해당 수신 채널에서 나온 데이터가 해당 채널의 TSER의 데이터를 교체한다. 결론 Dallas Semiconductor 트랜시버에 의해 제공되는 다양한 루프백 모드는 사용자 애플리케이션의 라인 측과 시스템 측 모두에서 데이터 송신 오류를 진단하는 데 매우 유용할 수 있다. 루프백 구현에 대한 결정은 고객 애플리케이션 보드에서 고객의 필요에 따라 이루어져야 한다. Dallas Semiconductor 부품에서 이루어지는 루프백 동작에 관한 질문은 이메일을 통해 또는 전화 972-371-6555로 Dallas Semiconductor Telecommunications 애플리케이션 지원팀에 문의한다. We Want Your Feedback! 의견을 보내주세요! 위 내용이 도움이 되셨나요? 여러분의 의견을 기다립니다 — Maxim은 보내주신 정정이나 제안사항을 반영하고 있습니다. 이 페이지를 평가하고 의견을 보내주십시오. 자동 업데이트 관심있는 분야의 애플리케이션 노트가 나올 때 자동으로 업데이트 받고 싶으세요? 그렇다면 EE-Mail™을 신청하십시오. 추가 정보   APP 3349: Jan 12, 2005 DS21352 3.3V DS21352 및 5V DS21552 T1 단일 칩 트랜시버 전체 데이터 시트 (PDF, 1.1MB) 무료 샘플 DS21354 3.3V/5V E1 단일 칩 트랜시버 (SCT) 전체 데이터 시트 (PDF, 960kB) 무료 샘플 DS21455 쿼드 T1/E1/J1 트랜시버 전체 데이터 시트 (PDF, 2.3MB) 무료 샘플 DS21458 쿼드 T1/E1/J1 트랜시버 전체 데이터 시트 (PDF, 2.3MB) DS2155 T1/E1/J1 단일 칩 트랜시버 전체 데이터 시트 (PDF, 2.0MB) 무료 샘플 DS21552 3.3V DS21352 및 5V DS21552 T1 단일 칩 트랜시버 전체 데이터 시트 (PDF, 1.1MB) 무료 샘플 DS21554 3.3V/5V E1 단일 칩 트랜시버 (SCT) 전체 데이터 시트 (PDF, 960kB) 무료 샘플 DS2156 T1/E1/J1 단일 칩 트랜시버 TDM/UTOPIA II 인터페이스 전체 데이터 시트 (PDF, 1.5MB) 무료 샘플 DS21Q352 4채널 T1/E1 트랜시버 (3.3V,5.0V) 전체 데이터 시트 (PDF, 176kB) 무료 샘플 DS21Q354 4채널 T1/E1 트랜시버 (3.3V,5.0V) 전체 데이터 시트 (PDF, 176kB) 무료 샘플 DS21Q55 쿼드 T1/E1/J1 트랜시버 전체 데이터 시트 (PDF, 1.4MB) DS21Q552 4채널 T1/E1 트랜시버 (3.3V,5.0V) 전체 데이터 시트 (PDF, 176kB) 무료 샘플 DS21Q554 4채널 T1/E1 트랜시버 (3.3V,5.0V) 전체 데이터 시트 (PDF, 176kB) 무료 샘플   다운로드, PDF 형식 (84kB)  AN3349, AN 3349, APP3349, Appnote3349, Appnote 3349