개요: DS1624의 2-wire 타이밍은 I²C와 다르다. 이 애플리케이션 노트에서는 그 차이점에 대해 자세히 설명한다. DS1624는 SDA를 내부적으로 유지하지 않는다. 그러므로 SCL의 하강 에지가 완료될 때가지 버스 마스터가 SDA를 유지해야 한다. 소개 이 애플리케이션 노트에서는 DS1624 통신 타이밍과 I²C 규격의 차이점에 대해 자세히 설명한다. I²C에서는 슬레이브 장치가 최소한 30ns 동안 SDA를 내부적으로 지연하므로 SCL과 SDA 라인이 동시에 전환이 가능하다. 하지만 DS1624는 SCL과 관련해서 SDA 신호를 지연하지 않으므로 부적절하게 START 또는 STOP 동작을 발생시키지 않으려면 SCL이 완벽하게 로직 로우로 전환할 때까지 버스 마스터가 SDA를 적절한 상태로 유지해야 한다. 적절한 타이밍 DS1624의 SDA 라인은 SCL과 관련해서 내부 지연을 이용하지 않는다. 그러므로 데이터를 작성할 때 SCL이 로직 로우로 전환할 때까지 SDA 로직 레벨을 DS1624 외부에서 유지해야 한다. 그렇지 않으면 시작 또는 정지 조건으로 인식될 수 있다. 2-wire 버스에 로직 "1"을 작성할 때는 SDA가 로직 하이 임계값 VIH(0.7 x VDD 최소) 이하로 전환하기 전에 SCL이 로직 로우 임계값 VIL(0.3 x VDD 최대)에 도달해야 한다. 로직 "0"을 작성할 때는 SDA가 VIL 이상으로 전환하기 전에 SCL이 VIH에 도달해야 한다. START 조건을 위해서는 SCL이 VIH 이하로 전환하기 전에 SDA가 VIL에 도달해야 한다. STOP 조건을 위해서는 SCL이 VIH 이하로 전환하기 전에 SDA가 VIH에 도달해야 한다. 생산성 테스트에서 모든 디바이스에 대해 VIL 및 VIH 레벨을 테스트한다. 그러므로 디바이스 제조 오차를 포함한 전체 전압 및 온도 범위에서 이 타이밍을 이용해 적절한 동작을 보장한다. 그림 1. 그림 2. 요약 DS1624 타이밍과 I²C 규격에 차이점이 있다. DS1624는 SCL과 관련해서 SDA를 내부적으로 지연하지 않는다. 그러므로 로직 "1"이 START 조건으로 해석되거나 로직 "0"이 STOP 조건으로 해석되지 않도록 하기 위해서는 SCL 하강 에지 때 시스템 호스트가 SDA를 유지해야 한다. 의견을 보내주세요! 위 내용이 도움이 되셨나요? 여러분의 의견을 기다립니다 — Maxim은 보내주신 정정이나 제안사항을 반영하고 있습니다. 이 페이지를 평가하고 의견을 보내주십시오. 자동 업데이트 관심있는 분야의 애플리케이션 노트가 나올 때 자동으로 업데이트 받고 싶으세요? 그렇다면 EE-Mail™을 신청하십시오. 추가 정보   APP 3272: Apr 07, 2005 DS1624 디지털 온도계 및 메모리 전체 데이터 시트 (PDF, 316kB) 무료 샘플   다운로드, PDF 형식 (30kB)  AN3272, AN 3272, APP3272, Appnote3272, Appnote 3272