개요: DS3144는 4개의 독립적인 DS3/E3 프레이머, 4개의 개별적인 DS3 또는 E3 채널을 프레임하고 포맷하는데 필요한 모든 회로가 단일 다이에 내장되어 있다. 이 소자의 각 프레이머는 모든 적용 가능한 알람 검출 및 생성 기능을 갖추고 있으며, M23 DS3, DS3 C-Bit Parity 또는 G.751 프레임 형식을 지원할 수 있도록 독립적으로 구성할 수 있다. DS3144는 글루 로직(glue logic) 없이 다양한 LIU, 마이크로프로세서 버스 및 기타 시스템 부품에 인터페이싱할 수 있다. LIU에 대한 디지털 데이터 인터페이스는 바이너리(NRZ) 또는 바이폴라(POS/NEG)가 될 수 있으며, B3ZS/HDB3 인코더와 디코더가 내장되어 있다. DS3154 쿼드 LIU는 물리적 레이어에서 DS3, E3 또는 STS-1 라인에 인터페이싱하는데 필요한 기능을 수행한다. 각 LIU는 독립적인 수신 및 송신 경로를 갖고 있으며 지터 감쇄기가 내장되어 있다. DS3154의 각 포트는 독립적으로 구성할 수 있다. DS3154는 하드웨어 또는 CPU 버스 구성 옵션을 갖는다.
이 애플리케이션 노트는 아래 Dallas Semiconductor LIU가 내장된 Dallas Semiconductor 프레이머에도 적용된다.
DS3/E3 Framer
Description
DS3141
Single-Port Framer
DS3142
Dual-Port Framer
DS3143
Triple-Port Framer
DS3146
6-Port Framer
DS3148
8-Port Framer
DS31412
12-Port Framer
DS3/E3/STS-1 LIU
Description
DS3151
Single-Port LIU
DS3152
Dual-Port LIU
DS3153
Triple-Port LIU
DS3144 수신 프레이머 LIU 인터페이스 핀
(+) 데이터 입력 수신/NRZ 데이터 입력 수신 (RPOS/RNRZ): MC1 레지스터에서 BIN = 0이면, LIU 인터페이스는 바이폴라 (POS/NEG) 모드이다. 이 모드에서 프레이머는 AMI 형식으로 직렬 데이터 스트림을 클록 인한다. 외부 LIU에서 발생하는 RPOS = 1은 라인에 (+) 펄스가 수신되었다는 것을 나타내며, LIU에서 발생하는 RNEG = 1은 라인에 (-) 펄스가 수신되었다는 것을 나타낸다. BIN = 1이면, 프레이머는 바이너리 (NRZ) LIU 인터페이스 모드이다. 이 모드에서 프레이머는 RNRZ 핀에 바이너리 형식으로 직렬 데이터 스트림을 클록 인한다. RNRZ = 1은 데이터 스트림에서 1을 나타내며, RNRZ = 0은 데이터 스트림에서 0을 나타낸다.
(-) 데이터 입력 수신/라인 코드 위반 입력 수신 (RNEG/RLCV): MC1 레지스터에서 BIN = 0이면, LIU 인터페이스는 바이폴라 (POS/NEG) 모드이다. 이 모드에서 프레이머는 AMI(alternate-mark inversion) 형식으로 직렬 데이터 스트림을 클록 인한다. 외부 LIU에서 발생하는 RPOS = 1은 라인에 (+) 펄스가 수신되었다는 것을 나타내며, LIU에서 발생하는 RNEG = 1은 라인에 (-) 펄스가 수신되었다는 것을 나타낸다. BIN = 1이면, 프레이머는 바이너리 (NRZ) LIU 인터페이스 모드이다. 이 모드에서 프레이머는 RNRZ 핀에서는 바이너리 형식으로, RLCV 핀에서는 라인 코드 위반으로 직렬 데이터 스트림을 클록 인한다.
클록 입력 수신 (RCLK): RCLK는 PROS/RNEG (바이폴라 LIU 인터페이스 모드) 또는 RNRZ (바이너리 LIU 인터페이스 모드)에서 수신 프레이머에 데이터를 클록 인하는데 사용된다. MC5 레지스터에서 RCLKI = 0이면, 데이터는 RCLK의 상승 에지에서 프레이머에 클록 인된다. RCLKI = 1이면, 데이터는 RCLK의 하강 에지에서 클록 인된다. RCLK는 LIU로부터 소싱될 경우 일반적으로 ±20ppm 이내의 정확도를 갖지만, 프레이머는 또한 RCLK 상에서 SONET/SDH로부터 발생하고 들어가는 DS3와 E3를 매핑/디매핑하는 IC로부터 주로 소싱되는 클록과 같이 최대 52MHz의 갭(gap)이 있는 클록을 수용할 수 있다.
DS3144 송신 포매터 LIU 인터페이스 핀
(+) 데이터 출력 송신/NRZ 데이터 출력 송신 (TPOS/TNRZ): MC1 레지스터에서 BIN = 0이면, LIU 인터페이스는 바이폴라 (POS/NEG) 모드에 있다. 이 모드에서 송신 포매터(formatter)는 AMI 형식으로 직렬 데이터 스트림을 출력한다. TPOS = 1은 외부 LIU에게 라인에 (+) 펄스를 구동하도록 시그널링하며, TNEG = 1은 LIU에게 라인에 (-) 펄스를 구동하도록 명령한다. BIN = 1이면, LIU 인터페이스는 바이너리 (NRZ) 모드이다. 이 모드에서 송신 포매터는 TNRZ 핀에 바이너리 형식으로 직렬 데이터 스트림을 출력한다. TNRZ = 1은 데이터 스트림에서 1을 나타내며, TNRZ = 0은 0을 나타낸다.
(-) 데이터 출력 송신 (TNEG): MC1 레지스터에서 BIN = 0이면, LIU 인터페이스는 바이폴라 (POS/NEG) 모드이다. 이 모드에서 송신 포매터는 AMI 형식으로 직렬 데이터 스트림을 출력한다. TPOS = 1은 외부 LIU에게 라인에 (+) 펄스를 구동하도록 시그널링하며, TNEG = 1은 LIU에게 라인에 (-) 펄스를 구동하도록 명령한다. BIN = 1이면, LIU 인터페이스는 바이너리 (NRZ) 모드이다. 이 모드에서 송신 포매터는 TNRZ 핀에 바이너리 형식으로 직렬 데이터 스트림을 출력하며, TNEG는 로우로 구동된다.
클록 출력 송신 (TCLK): TCLK는 TPOS/TNEG (바이폴라 LIU 인터페이스 모드) 또는 TNRZ (바이너리 LIU 인터페이스 모드)에서 송신 포매터(transmit formatter)로부터 데이터를 클록하는데 사용된다. MC5 레지스터에서 TCLKI = 0이면, 데이터는 TCLK의 상승 에지에서 포매터로부터 클록된다. TCLKI = 1이면, 데이터는 TCLK의 하강 에지에서 클록 아웃된다. TCLK는 일반적으로 TICLK의 버퍼링(및 옵션으로 반전된) 버전이다. 라인 루프백 또는 패이로드(payload) 루프백이 활성화되는 경우, TCLK는 RCLK의 버퍼링(및 옵션으로 반전된) 버전이다. 클록이 TICLK에 존재하지 않고 MC1:LOTCMC = 1이면, TCLK는 RCLK의 버퍼링(및 옵션으로 반전된) 버전이다.
DS3154 수신 LIU 프레이머 인터페이스 핀
(+) AMI 수신기/데이터 수신기 (RPOS/RDAT): 수신기가 바이폴라 인터페이스(RBIN = 0)를 갖도록 구성될 경우, RPOS는 수신된 각 (+) AMI 펄스마다 하이로 펄스한다. 수신기가 바이너리 인터페이스(RBIN = 1)를 갖도록 구성될 경우, RDAT는 디코딩된 바이너리 데이터를 출력한다. RPOS/RDAT는 RCLK의 하강 에지(RCINV = 0) 또는 RCLK의 상승 에지(RCINV = 1)에서 업데이트된다.
(-) AMI 수신기/라인 코드 위반 수신기 (RNEG/RLCV): 수신기가 바이폴라 인터페이스(RBIN = 0)를 갖도록 구성될 경우, RNEG는 수신된 각 (-) AMI 펄스마다 하이로 펄스한다. 수신기가 바이너리 인터페이스(RBIN = 1)를 갖도록 구성될 경우, RLCV는 하이로 펄스하여 코드 위반을 플래그 표시한다. RNEG/RLCV는 RCLK의 하강 에지(RCINV = 0) 또는 RCLK의 상승 에지(RCINV = 1)에서 업데이트된다.
클록 수신기 (RCLK): 복구된 클록은 RCLK 핀에 출력된다. 복구된 데이터는 RCLK의 하강 에지(RCINV = 0) 또는 RCLK의 상승 에지(RCINV = 1)에서 RPOS/RDAT 및 RNEG/RLCV 핀에 출력된다. 신호 손실 (RLOS = 0) 시, RCLK 출력 신호는 LIU의 마스터 클록으로부터 발생된다.
DS3154 송신 LIU 프레이머 인터페이스 핀
(+) AMI 송신기/데이터 송신기 (TPOS/TDAT): 송신기가 바이폴라 인터페이스(TBIN = 0)를 갖도록 구성될 경우, TPOS가 하이이면 라인에 (+) 펄스가 송신된다. 송신기가 바이너리 인터페이스(TBIN = 1)를 갖도록 구성될 경우, TDAT의 데이터는 B3ZS 또는 HDB3 인코딩 후 송신된다. TPOS/TDAT는 TCLK의 상승 에지(TCINV = 0) 또는 TCLK의 하강 에지(TCINV = 1)에서 샘플링된다.
(-) AMI 송신기 (TNEG): 송신기가 바이폴라 인터페이스(TBIN = 0)를 갖도록 구성될 경우, TNEG가 하이이면 라인에 (-) 펄스가 송신된다. 송신기가 바이너리 인터페이스(TBIN = 1)를 갖도록 구성될 경우, TNEG는 무시되며 하이 또는 로우로 연결되어야 한다. TNEG는 TCLK의 상승 에지(TCINV = 0) 또는 TCLK의 하강 에지(TCINV = 1)에서 샘플링된다.
클록 송신기 (TCLK): DS3 (44.736MHz _20ppm), E3 (34.368MHz _20ppm) 또는 STS-1 (51.840MHz _20ppm) 클록은 이러한 신호에서 인가되어야 한다. 송신되는 데이터는 TCLK의 상승 에지(TCINV = 0) 또는 TCLK의 하강 에지(TCINV = 1)에서 TPOS/TDAT 및 TNEG에서 소자에 클록 인된다.
인터페이스에 필요한 DS3144 및 DS3154의 레지스터
표 1은 리셋, 클록, 핀 제어, 라인 인터페이스 기능을 포함하여 각 프레이머의 상위 수준 구성, 제어 및 상태를 담당하는 DS3144 레지스터를 보여준다.
표 1. DS3144의 라인 인터페이스 레지스터 맵
ADDR.
REGISTER
BIT 7
BIT 6
BIT 5
BIT 4
BIT 3
BIT 2
BIT 1
BIT 0
01h
MC1
LOTCMC
ZCSD
BIN
MECU
AECU
TUA1
DISABLE
RST
02h
MC2
OSTCS
TCCLK
N/A
N/A
N/A
DLB
LLB
PLB
03h
MC3
TDENMS
TSOFC
TOHENI
TOHI
TSOFI
TICLKI
TDATI
TDENI
04h
MC4
RDENMS
ROOFI
RLOSI
RDATH
RSOFI
ROCLKI
RDATI
RDENI
05h
MC5
RNEGI
RPOSI
RCLKI
TNEGH
TPOSH
TNEGI
TPOSI
TCLKI
06h
ISR1
N/A
N/A
N/A
N/A
INT4
INT3
INT2
INT1
08h
MSR
LORC
LOTC
T3E3
FEAC
HDLC
BERT
COVF
N/A
09h
MSRL
LORCL
LOTCL
N/A
N/A
N/A
N/A
COVFL
OSTL
OAh
MSRIE
LORCIE
LOTCIE
T3E3IE
FEACIE
HDLCIE
BERTIE
COVFIE
OSTIE
참고: 밑줄로 표시된 비트는 읽기 전용 비트이다. N/A로 표시된 비트는 정의되지 않았다. 정의되지 않은 비트는 향후 개발을 위해 예약된 비트로 언제나 로직 0으로 쓰여져야 하며 읽을 때는 무시된다.
표 2는 DS3144 DS3/E3 프레이머 레지스터를 보여준다. 이 레지스터 맵에서 밑줄로 표시된 비트는 읽기 전용이다. N/A로 표시된 비트는 정의되지 않았다. 정의되지 않은 비트는 향후 개발을 위해 예약된 비트로 언제나 로직 0으로 쓰여져야 하며 읽을 때는 무시된다.
표 2의 레지스터들은 DS3 및 E3 모드에서 각 프레이머의 상위 수준 구성, 제어 및 상태를 담당한다.
표 2. DS3144의 DS3/E3 프레이머 레지스터
ADDR.
REGISTER
BIT 7
BIT 6
BIT 5
BIT 4
BIT 3
BIT 2
BIT 1
BIT 0
10
T3E3CR1
E3SnC1
E3SnC0
T3IDLE
TRAI
TAIS
TPT
CBEN
DS3M
11
T3E3CR2
FRESYNC
N/A
TFEBE
AFEBED
ECC
FECC1
FECC0
E3CVE
12
T3E3EIC
MEIMS
FBEIC1
FBEIC0
FBEI
T3CPBEI
T3PBEI
EXZI
BPVI
18
T3E3SR
N/A
N/A
SEF
T3IDLE
RAI
AIS
OOF
LOS
19
T3E3SRL
COFAL
N/A
SEFL
T3IDLEL
RAIL
AISL
OOFL
LOSL
1A
T3E3SRIE
COFAIE
N/A
SEFIE
T3IDLEIE
RAIIE
AISIE
OOFIE
LOSIE
1B
T3E3IR
RUA1
T3AIC
E3Sn
N/A
EXZL
MBEL
FBEL
ZSCDL
20
BPVCR1
BPV7
BPV6
BPV5
BPV4
BPV3
BPV2
BPV1
BPV0
21
BPVCR2
BPV15
BPV14
BPV13
BPV12
BPV11
BPV10
BPV9
BPV8
22
EXZCR1
EXZ7
EXZ6
EXZ5
EXZ4
EXZ3
EXZ2
EXZ1
EXZ0
23
EXZCR2
EXZ15
EXZ14
EXZ13
EXZ12
EXZ11
EXZ10
EXZ9
EXZ8
24
FECR1
FE7
FE6
FE5
FE4
FE3
FE2
FE1
FE0
25
FECR2
FE15
FE14
FE13
FE12
FE11
FE10
FE9
FE8
26
PCR1
PE7
PE6
PE5
PE4
PE3
PE2
PE1
PE0
27
PCR2
PE15
PE14
PE13
PE12
PE11
PE10
PE9
PE8
28
CPCR1
CPE7
CPE6
CPE5
CPE4
CPE3
CPE2
CPE1
CPE0
29
CPCR2
CPE15
CPE14
CPE13
CPE12
CPE11
CPE10
CPE9
CPE8
2A
FEBECR1
FEBE7
FEBE6
FEBE5
FEBE4
FEBE3
FEBE2
FEBE1
FEBE0
2B
FEBECR2
FEBE15
FEBE14
FEBE13
FEBE12
FEBE11
FEBE10
FEBE9
FEBE8
DS3154는 하드웨어 모드 또는 CPU 버스 모드에서 동작할 수 있다.
하드웨어 모드에서 입력 핀을 하이 또는 로우로 하면 모든 구성을 수행할 수 있다. 모든 상태 정보는 상태 출력 핀에 보고된다. 내부 레지스터는 하드웨어 모드에서는 액세스할 수 없다. HW 핀이 하이로 연결될 때(HW = 1), 소자는 하드웨어 모드로 구성할 수 있다.
CPU 버스 모드의 경우 하드웨어 모드에서 사용되었던 대부분의 구성 및 상태 핀은 8비트 마이크로프로세서 버스에 인터페이싱되는 어드레스, 데이터 및 제어 라인으로 재지정된다. HW 핀이 로우로 연결될 (HW = 0) 때, 소자는 CPU 버스 모드로 구성할 수 있다.
HW 핀을 제외하면 하드웨어 모드에서 사용할 수 있는 구성 및 상태 핀은 CPU 버스 모드에서 대응되는 레지스터 비트를 갖는다. 하드웨어 모드 핀과 CPU 버스 모드 레지스터 비트는 모든 레지스터 비트가 액티브 하이가 된다는 점만 제외하면 동일한 이름과 기능을 갖는다. 표 3은 DS3144와 인터페이싱하는데 사용할 수 있는 DS3154의 레지스터 맵을 보여준다.
표 3. DS3154의 레지스터 맵
ADDR.
REGISTER
BIT 7
BIT 6
BIT 5
BIT 4
BIT 3
BIT 2
BIT 1
BIT 0
00h
GCR1
E3M
STS
LLB
RLB
TDSA
TDSB
-
RST
01h
TCR1
-
TBIN
TCINV
TJA
TPD
TTS
TLBO
-
02h
RCR1
ITU
RBIN
RCINV
RJA
RPD
RTS
RMON
RCVUD
03h
SR1
-
-
TDM
PRBS
-
-
RLOL
RLOS
04h
SRL1
-
-
TDML
PRBSL
PBERL
RCVL
RLOLL
RLOSL
05h
SRIE1
-
-
TDMIE
PRBSIE
PBERIE
RCVIE
RLOLIE
RLOSIE
06h
RCVL1
RCV[7]
RCV[6]
RCV[5]
RCV[4]
RCV[3]
RCV[2]
RCV[1]
RCV[0]
07h
RCVH1
RCV[15]
RCV[14]
RCV[13]
RCV[12]
RCV[11]
RCV[10]
RCV[9]
RCV[8]
O8h-0Fh
TEST
-
-
-
-
-
-
-
-
프레이머와 LIU 간의 인터페이스 구현
DS3144 소자는 언제나 파워 온 리셋 기능을 실행한다. 리셋 후, 모든 읽기/쓰기 제어 레지스터 비트는 RDATH 및 TUA1을 제외하고 0으로 리셋된다. RDATH 및 TUA1은 1로 설정된다. 이 소자의 리셋에 대한 완벽한 동작에 관한 자세한 내용은 데이터 시트에 제공된다 (korea.maxim-ic.com/DS3144). 소자를 리셋한 후 DS3144는 DS3 또는 E3으로 구성할 필요가 있다. 모든 모드에서 MC1 레지스터의 TUA1 비트와 MC4 레지스터의 RDATH 비트는 클리어해야 한다. 이러한 비트들은 리셋 시 1로 설정되어 송신 LIU 인터페이스(TPOS/TNEG) 및 수신 시스템 인터페이스(RDAT) 모두에서 프레임되지 않은 모두 1로 이루어진(all-ones)(E3 AIS) 신호를 발생시킨다.
리셋 후 DS3144의 기본 LIU 인터페이스 형식은 바이폴라(POS/NEG)이며, B3ZS/HDB3 인코딩 및 디코딩은 인에이블 상태이다. 리셋 후 B3ZS/HDB3 인코딩 및 디코딩을 디스에이블 상태로 하고(프레이머에서는 디스에이블 상태이나 LIU에서는 인에이블되어야 한다) 프레이머 동작을 바이너리 (NRZ) 형식으로 변경하려면, MC1 레지스터에서 BIN 비트를 1로 설정해야 한다.
DS3154를 위한 프레이머 인터페이스 형식과 B3ZS/HDB3 디코더
데이터는 바이너리 또는 바이폴라 형식으로 출력할 수 있다. 바이폴라 인터페이스 형식을 선택하려면, 하드웨어 모드에서 RBIN 핀을 로우로 해야 한다. CPU 버스 모드에서는 RBIN 구성 비트를 클리어해야 한다.
바이폴라 형식에서 B3ZS/HDB3 디코더는 디스에이블되며 복구된 데이터는 RPOS 및 RNEG 출력에서 버퍼링되고 출력된다. 수신된 (+) 펄스는 RPOS = 1로 표시되며, (-) 펄스는 RNEG = 1로 표시된다.
바이폴라 인터페이스 형식에서 수신기는 간단히 수신된 데이터를 넘기고(pass on) BPV 또는 EXZ 발생에 대해서는 검사하지 않는다. 바이너리 인터페이스 형식을 선택하려면 하드웨어 모드에서 RBIN 핀을 하이로 해야 한다. CPU 버스 모드에서는 RBIN 구성 비트를 설정해야 한다.
바이러리 형식에서 B3ZS/HDB3 디코더는 인에이블되며 복구된 데이터는 RDAT 핀에서 바이너리 값으로 디코딩되고 출력된다. 코드 위반은 RLCV 핀에서 플래그 표시된다.
다양한 인접한 부품에 대한 인터페이스를 지원하기 위해 RCLK 극성을 반전시킬 수 있다. 일반적으로 데이터는 RCLK의 하강 에지에서 RPOS/RDAT 및 RNEG/RLCV 핀에 출력된다. RCLK의 상승 에지에서 이러한 핀에 데이터를 출력하려면, 하드웨어 모드에서 RCINV 핀을 하이로 구동하거나 또는 CPU 버스 모드에서 RCINV 구성 비트를 설정해야 한다.
보호 스위칭 및 리던던트 LIU 애플리케이션을 지원하기 위해 RCLK, RPOS/RDAT 및 RNEG/RLCV 핀을 3상태(tri-state)로 할 수 있다. 이러한 3상태 성능은 2개 이상의 LIU를 wire-OR로 서로 연결하고 시스템 프로세서가 활성화되는 하나를 선택하는 시스템 구성을 지원한다. RCLK, RPOS/RDAT 및 RNEG/RLCV를 3상태로 하려면, RTS 핀 또는 RTS 구성 비트를 인가한다. 그림 1은 Dallas Semiconductor 프레이머 DS3144 및 Dallas Semiconductor LIU DS3154의 기능 다이어그램을 보여준다.
다운로드, PDF 형식
