개요: 이 애플리케이션 노트에서는 데모 킷 마더보드 DK101 또는 DK2000을 사용하여 Dallas Semiconductor DS2156DK 개발 킷에서 DS2156 Utopia II 버스 인터페이스를 사용하는 방법을 설명한다.
DK101은 Dallas Semiconductor Telecom IC를 평가하기 위한 저가 데모 킷 마더보드이다. 이 IC는 DK101의 커넥터에 꽂도록 특별히 설계된 도터 카드에 장착된다. DK101은 마이크로프로세서, 플래시 및 SRAM 기반 프로그램 메모리, 다양한 발진기 및 지원 로직, 호스트 PC에 연결하는 RS-232 인터페이스를 제공한다. 고성능 데모 킷 마더보드(DK2000)에는 Dallas Semiconductor에서 제작된 텔레콤 도터 카드를 완벽하게 평가하는 데 필요한 모든 지원 로직이 포함되어 있다. DK2000은 다양한 텔레콤 제품에 대한 프로세서 인터페이스를 지원하므로 프로토타이핑 및 개발이 가능하다. MPC8260, 64MB RAM, 최대 1MB L2-캐시, 각 2MB씩 2개의 플래시 뱅크, Fast Ethernet 및 RS-232가 내장된 DK2000은 강력하고 유연하다.
머리말
DS2156은 TDM 또는 UTOPIA II 버스 인터페이스를 사용자가 구성할 수 있다. UTOPIA II 인터페이스는 다음과 같은 특징을 갖는다.
64kbps 배수의 비트 레이트로 full 또는 fractional DS1/E1
클리어 채널 E1
DS1 및 E1을 통한 ATM에 대한 ATM forum 규격 준수
ATM 레이어에 대한 표준 UTOPIA II 인터페이스
구성 가능한 UTOPIA 어드레스
다음 중 하나의 형태로 DS1/E1 스트림을 받아들일 수 있는 물리적 레이어 인터페이스
클록 데이터, 프레임 오버헤드 표시
데이터 위치에서 간극이 있는 클록
진단 루프백
2, 3, 또는 4셀 깊이로 구성 가능한 송신 FIFO 깊이
단일 비트 HEC 에러 삽입 옵션
프로그래밍 가능한 셀 손실 표시 (LCD) 내장 및 인터럽트 옵션
수신 방향에서 FIFO 오버런에 대한 인터럽트
DK101은 Dallas Semiconductor Telecom IC를 평가하기 위한 저가 데모 킷 마더보드이다. 이 IC는 DK101의 커넥터에 꽂도록 특별히 설계된 도터 카드에 장착된다. DK101은 마이크로프로세서, 플래시 및 SRAM 기반 프로그램 메모리, 다양한 발진기 및 지원 로직, 호스트 PC에 연결하는 RS-232 인터페이스를 제공한다. 프로세서는 PC 기반 데모 소프트웨어를 대신하여 도터 카드에 쓰기 및 읽기를 수행하는 범용 펌웨어를 실행한다.
고성능 데모 킷 마더보드(DK2000)에는 Dallas Semiconductor에서 제작된 텔레콤 도터 카드를 완벽하게 평가하는 데 필요한 모든 지원 로직이 포함되어 있다. DK2000은 다양한 텔레콤 제품에 대한 프로세서 인터페이스를 지원하므로 프로토타이핑 및 개발이 가능하다. MPC8260, 64MB RAM, 최대 1MB L2-Cache, 각 2MB씩 2개의 플래시 뱅크, Fast Ethernet 및 RS-232가 내장된 DK2000은 강력하고 유연하다. DK2000은 각각 최대 4개의 도터 카드를 제공하며 3개의 50위치 고밀도 도터 카드 커넥터 형식으로 프로세서 버스 인터페이스, TDM 및 UTOPIA 인터페이스를 갖는다.
DS2156 UTOPIA 하드웨어
DS2156은 사용자 선택 가능한 TDM 또는 UTOPIA 백플레인을 갖는다. UTOPIA II 백플레인을 인에이블할 경우 클록, 싱크, 데이터와 같은 기본 TDM 신호가 송신/수신 양방향에서 제공된다.
ATM 애플리케이션에서 UTOPIA II 버스 인터페이스는 TUSEL 핀을 통해 인에이블된다. TUSEL을 로우로 구동하면 TDM 백플레인이 인에이블되고 TUSEL 핀을 하이로 설정하면 UTOPIA II 백플레인이 인에이블된다. 다음에는 UTOPIA II 버스 인터페이스와 관련된 각각의 핀을 설명한다.
UR-ADDR0 - UR-ADDR4, UTOPIA 어드레스 수신, (입력): 이 5비트 UTOPIA 어드레스 버스는 적절한 UTOPIA 포트를 선택하기 위해 ATM 레이어로부터 구동된다. RX_UTOP_ADDR4는 MSB이고 RX_UTOP_ADDR0 은 LSB이다.
액티브 로우 UR-ENB, UTOPIA 인에이블 수신, (입력): 이 신호는 UR-DATAx 및 UR-SOC가 다음 사이클의 끝에서 샘플링된다는 것을 나타내기 위해 ATM 레이어에 의해 어서트되는 액티브 로우 신호이다.
UR-SOC, 셀의 UTOPIA 시작 수신 (출력): 이 액티브 하이 신호는 UR-DATAx가 셀의 첫 번째 유효 바이트를 포함하고 있을 때 DS2156에 의해 어서트되고, 액티브 로우 UR-ENB가 어서트된 다음의 사이클에서만 인에이블되며, 셀 전달이 진행된다.
UR-DATA0 - UR-DATA7, UTOPIA 데이터 버스 수신 (출력): 이 바이트 폭 데이터 버스는 셀 전달을 위해 ATM 레이어에 의해 선택된 UTOPIA 포트의 하나에 대한 반응으로 DS2156에 의해 구동된다. 이 버스는 3상태 가능하고, UR-ENB가 어서트된 다음의 사이클에서만 인에이블되며, 셀 전달이 포트에 대해 진행된다. UR-DATA7은 MSB이고 UR-DATA0은 LSB이다.
UR-CLAV, UTOPIA 셀 사용 가능 수신 (출력): 액티브 하이 UR-CLAV 신호는 폴링된 포트에 대해 ATM 레이어에 전달하기 위해 완전한 셀이 사용 가능한 경우 어서트된다. UR-ADDRx가 UTOPIA 포트 어드레스 중 어느 하나와 일치하지 않으면 이 신호는 제어 라인을 사용하여 칩 레벨에서 3상태가 된다(아래에 자세히 설명). UR-CLAV0은 직접 상태 모드뿐 아니라 1CLAV 폴링 모드로 다중화되어 구동된다.
UR-CLK, UTOPIA 클록 수신 (입력): UTOPIA 버스 클록을 수신한다.
UT-ADDR0 - UT-ADDR4, UTOPIA 어드레스 송신 (입력): 이 5비트 폭 버스는 적절한 UTOPIA 포트를 폴링 및 선택하기 위해 ATM 레이어에 의해 구동된다. UT-ADDR4는 MSB이고 UT-ADDR0은 LSB이다.
액티브 로우 UT-ENB, UTOPIA 인에이블 송신 (입력): UT-DATAx가 유효 셀 데이터를 포함할 때 사이클 동안 ATM 레이어에 의해 어서트되는 액티브 로우 인에이블 신호
UT-SOC, 셀의 UTOPIA 시작 송신 (입력): UT-DATAx가 셀의 첫 번째 유효 바이트를 포함할 때 ATM 레이어에 의해 어서트되는 액티브 하이 신호
UT-DATA0 - UT-DATA7, UTOPIA 데이터 버스 송신 (입력): ATM 레이어로부터 선택된 포트 중 하나로 구동되는 바이트 폭의 완전한 데이터. UT-DATA7은 MSB이고 UT-DATA0은 LSB이다.
UT-CLAV, UTOPIA 셀 사용 가능 송신 (출력): 액티브 하이 UT-CLAV 신호는 ATM 레이어로부터 폴링된 포트로 완벽한 셀을 받아들이기 위해 사용할 수 있는 셀 공간이 있을 때 DS2156에 의해 어서트된다. UT-ADDRx가 UTOPIA 포트 어드레스 중 어느 하나와 일치하지 않으면 이 신호는 제어 신호를 사용하여 칩 레벨에서 3상태가 된다(아래에 자세히 설명). UT-CLAV0은 직접 상태 모드뿐 아니라 1CLAV 폴링 모드로 다중화되어 구동된다.
UT-2CLAV, UTOPIA 2셀 사용 가능 송신 (출력): 이 액티브 하이 신호는 송신기가 2개 셀을 받아들일 수 있다는 것을 나타내기 위해 DS2156에 의해 어서트된다. UT-2CLAV0은 포트 0에 대해 직접 상태 모드뿐 아니라 1CLAV 모드로 다중화되어 구동된다. 이 신호의 타이밍은 UT-CLAV의 타이밍을 따른다. 이 버스는 3상태가 가능하지 않다.
UT-UTDO, UTOPIA 송신 데이터 출력 (출력): 송신 포매터보다 먼저 데이터에 액세스한다. TCLK의 상승 에지에서 업데이트된다. 이 출력은 보통 TDATA에 연결된다.
UT-CLK, UTOPIA 클록 송신 (입력): UTOPIA 버스 클록을 송신한다.
UTPOIA - 백플레인 인터페이스
DS2156의 UTOPIA 인터페이스는 ATM Forum 규격 af-phy-0016.000 및 af-phy-0064.000에 준하여 DS1/E1 프레임에서 송신 ATM 셀을 매핑하고 유사한 매핑으로 이를 수신한다. 수신 측에서 ATM 셀 경계를 찾는 데 사용되는 셀 표시 메커니즘은 ITU-T I.432에 준하여 수행된다. ATM 레이어와 시스템 측이라는 용어는 동의어로 사용되며 DS2156의 UTOPIA II 인터페이스를 가리킨다.
UTPOIA - 송신 동작
ATM 레이어에 대한 DS2156 인터페이스는 ATM Forum의 UTOPIA 레벨 2 규격을 완벽하게 준수한다. 직접 상태와 1CLAV 모드와의 다중화가 모두 지원된다. DS2156은 UTOPIA 포트 어드레스로 0 ~ 31의 어드레스 중 임의 어드레스를 사용하도록 구성할 수 있으며 셀 레이트 디커플링을 위해 4셀 버퍼를 갖는다.
송신 FIFO의 깊이는 2, 3 또는 4셀로 구성할 수 있다. 포트가 폴링되고 사용 가능한 셀 공간이 있을 때 DS2156은 해당 포트에 대한 1셀 사용 가능 신호를 발생시킨다. 이 밖에도 DS2156은 각 포트에 대한 2셀 공간 사용 가능 표시를 발생시킨다. DS2156은 UT-SOC(셀의 UTOPIA 시작 송신)를 사용하여 셀의 첫 번째 바이트를 검출한다. 셀 전달 동안 스퓨리어스 UT-SOC가 발생하면 DS2156은 최신 UT-SOC와 정렬되며 FIFO의 부분 셀은 무시한다.
UTPOIA - 수신 동작
DS2156의 수신 인터페이스는 ATM Forum의 UTOPIA 레벨 2 규격을 완벽하게 준수한다. DS2156은 UTOPIA 포트 어드레스로 0 ~ 7, 8 ~ 15, 16 ~ 23, 24 ~ 32의 어드레스 범위 중 임의 어드레스 범위를 사용하도록 구성할 수 있다. 직접 상태 폴링을 위해서는 어드레스 범위를 0 ~ 3, 8 ~ 11, 16 ~ 19, 24 ~ 27 중 하나로 할 수 있다.
수신 FIFO가 비어있지 않으면 셀 사용 가능 신호가 어서트된다. 셀이 포트로부터 전달된 후 외부 셀 사용 가능 신호가 셀 전달 완료로부터 1 클록 사이클 후 수신 FIFO 필 (fill) 레벨을 기준으로 업데이트된다. 이 클록 사이클 동안 해당 포트에 대한 셀 사용 가능 표시는 디어서트 상태를 유지한다. 내부 셀 포인터를 업데이트하려면 DS2156에 의해 동일한 UTOPIA 포트로부터 2개 셀 전달 간에 1클록의 최소 지연이 필요하다.
Adtech AX/4000과 연결하기 위한 DS2156DK I/O 핀 매핑
표 1은 DS2156 UTOPIA II 버스를 테스트하기 위해 DS2156DK를 Adtech AX/4000 광대역 테스트 시스템에 연결하는 방법을 보여준다.
표 1. Adtech AX/4000과 연결하기 위한 I/O 핀 매핑
Adtech Tx Pin Numbers
Adtech Tx Pin Names
DS2156DK Pin Names
Adtech Rx Pin Numbers
Adtech Rx Pin Names
DS2156DK Pin Names
1
TXDATA_0
TNEGI
1
RXDATA_0
RLINK
2
TXDATA_1
TCLKI
2
RXDATA_1
RLCLK
3
TXDATA_2
TCLKO
3
RXDATA_2
RPOSI
4
TXDATA_3
TNEGO
4
RXDATA_3
RNEGI
6
TXDATA_4
TPOSO
6
RXDATA_4
RCLKI
7
TXDATA_5
TSER
7
RXDATA_5
RCLKO
8
TXDATA_6
TSIG
8
RXDATA_6
RNEGO
9
TXDATA_7
TSYSCLK
9
RXDATA_7
RPOSO
5,10,20,25,30
GND
GND
5,10,20,40,45
GND
GND
22
TXSOC
UOP0
22
RXSOC
RCHBLK
23
TXADDR0
UOP3
37
RXADDR0
RCHCLK
24
TXADDR1
TCHBLK
38
RXADDR1
RSIGF
26
TXADDR2
TLCLK
39
RXADDR2
RSIG
27
TXADDR3
TLINK
41
RXADDR3
RMSYNC
28
TXADDR4
TPOSI
42
RXADDR4
RFSYNC
29
TXCLAV0
LIUC
43
RXCLAV0
RSER
34
TXENABLE
UOP1
48
RXENB
BPCLK
36
UT_CLK
TSSYNC
49
UR_CLK
TCHCLK
DS2156을 사용한 UTPOIA II 구성
표 2의 레지스터 설정은 PHY 포트 0에서 UTOPIA II, 단일 CLAV, 8비트 모드를 위한 DS2156 도터 카드를 구성한다. UTOPIA II 버스 연결은 DS2156DK의 헤더 J1 (Tx) 및 헤더 J2(Rx)에 의해 제공된다.
레지스터를 구성한 후 사용자는 MSTREG.URST 비트를 토글하여 UTOPIA II 코어를 리셋할 필요가 있다.
표 2. 도터 카드 CPLD를 위한 UTOPIA II 셋업, 레지스터 설정
Name
Value
Name
Value
SWITCH 1
0x0F
SWITCH 4
0x0F
SWITCH 2
0x03
LEVELS
0x07
SWITCH 3
0x0F
표 3은 DS2156을 E1 동작 모드로 구성하는 레지스터 설정을 보여준다.
표 3. E1 구성을 위한 UTOPIA II 셋업, 레지스터 설정
Name
Value
Name
Value
MSTREG
0x02
LBCR
0x00
E1RCR1
0x68
TAF
0x9B
E1RCR2
0x00
TNAF
0xC0
E1TCR1
0x15
LIC1
0x11
E1TCR2
0x00
LIC2
0x90
CCR1
0x00
LIC3
0x00
CCR4
0x00
LIC4
0x00
IOCR1
0x00
IOCR2
0x00
표 4는 UTOPIA II를 위해 DS2156을 구성하는 레지스터 설정을 보여준다.
표 4. UTOPIA II 구성을 위한 UTOPIA II 셋업, 레지스터 설정
Name
Value
Name
Value
U_TCFR
0x01
U_RCR2
0x0
U_tCR1
0x05
U_TIUPB
0x0
U_TCR2
0x00
PCPR
0x22
U_RCFR
0x01
PCDR1-4
0x0
U_RCR1
0x01
UTPOIA II 셋업: Adtech AX/4000으로 DS2156DK 셋업하기
DS2156DK가 Adtech AX/4000과 연결되면 Adtech AX/4000 소프트웨어를 실행하는 컴퓨터에서 UTOPIA 레벨 II 셋업 인터페이스를 사용하여 UTOPIA II 구성을 변경할 수 있다.
그림 1은 Adtech AX/4000 소프트웨어를 사용하여 UTOPIA II를 구성할 때 나타나는 화면을 보여준다.
그림 1. Adtech AX/4000 소프트웨어 인터페이스
UTOPIA II의 셋업을 변경하는 경우 사용자는 그림 2와 같은 인터페이스를 보게 된다.
그림 2. UTOPIA II를 위한 Adtech AX/4000 소프트웨어 인터페이스
SETUP 박스를 클릭하면 UTOPIA II 셋업 대화상자로부터 다음과 같은 기능에 액세스할 수 있다. 그림 3은 General Mode를 보여준다.
그림 3. 일반 모드에서 UTOPIA II 셋업을 위한 Adtech AX/4000 소프트웨어 인터페이스
수신 및 송신 셋업을 변경할 수 있도록 소프트웨어 인터페이스에는 'Rx Setup' 및 'Tx Setup'이 제공된다. 그림 4와 5는 각각 수신 및 송신 셋업의 소프트웨어 인터페이스를 보여준다.
그림 4. 수신 모드에서 UTOPIA II 셋업을 위한 Adtech AX/4000 소프트웨어 인터페이스
그림 5. 송신 모드에서 UTOPIA II 셋업을 위한 Adtech AX/4000 소프트웨어 인터페이스
DK2000
DK2000 개발 플랫폼은 2개 뱅크로 구성된 4MB 플래시 메모리를 갖는다. 각각의 뱅크는 512k x 32로 구성되고, 소켓에 꽂게 되어 있는 4개의 Atmel AT49LV040 소자로 이루어져 있어 제거와 외부 프로그래밍이 간편하다. 점퍼를 사용하여 2개의 플래시 뱅크 중 하나를 부트 ROM으로 구성할 수 있다. 플래시 뱅크는 MPC8260의 칩 선택 0과 1에 의해 제어된다. 각 뱅크에 대한 칩 선택 할당은 점퍼로 구성 가능한 선택이다. 보드의 실크스크린은 각 FLASH 소자가 장착된 바이트 레인을 표시한다.
디버그 및 개발 요구를 만족하기 위해 DK2000 플랫폼은 2개의 디버그 커넥터를 제공한다. 커넥터 P9는 Motorola에 의해 정의된 MPC8260에 대한 표준 JTAG/COP 인터페이스이다. 커넥터 P20은 WindRiver에 의해 정의된 Vision Probe/Vision ICE 커넥터이다.
사용자 소프트웨어는 Vision ICE 포트 또는 JTAG/COP 포트를 사용하여 온 보드 SRAM 또는 FLASH에 다운로드할 수 있다. FLASH 프로그래밍이 선호되는 경우 FLASH 뱅크 0에 디폴트 펌웨어가 포함되어 있으므로 FLASH 뱅크 1이 권장된다.
MPC8260 I/O 핀 매핑
MPC8260은 특수한 목적 또는 범용 I/O를 위해 구성할 수 있는 120개 I/O 핀을 제공한다. DK2000 개발 플랫폼은 가능한 많은 I/O 기능을 이용한다.
DS2156DK 도터 카드를 DK2000에 연결하려면 DS2156DK 도터 카드를 DK2000의 도터 카드 커넥터 중 하나에 꽂는다. 일부 도터 카드는 2개의 커넥터를 가지며 일부는 3개의 커넥터를 갖는다. 옵션인 세 번째 커넥터는 향상된 기능(UTOPIA 버스, POS-PHY 버스 등)을 위한 것이다. DK2000은 2커넥터와 3커넥터 도터 카드와 모두 호환되며 세 번째 카드에 제공되는 향상된 기능을 지원한다. 도터 카드는 핫 인서션용으로 설계되어 있지 않으므로 주의한다. 전원을 차단한 상태에서만 도터 카드를 DK2000 플랫폼에 연결한다. 표 1은 UTOPIA를 위한 프로세서 MPC8260의 핀 구성과 도터 카드 커넥터를 통해 이들을 연결하는 방법을 설명한다.
표 5. UTOPIA를 위한 I/O 핀 할당
UTOPIA Function
Signal Names on the Processor MPC8260
Pin Numbers on Daughter Card
TXENA
PA31
16
TXCLAV0
PA30
23
TXSOC
PA29
17
RXENA
PA28
42
RXSOC
PA27
43
RXCLAV0
PA26
49
TXD0
PA25
13, 17
TXD1
PA24
14
TXD2
PA23
11
TXD3
PA22
12
TXD4
PA21
9
TXD5
PA20
10
TX6
PA19
7
TXCLAV0
PA30
23
UTOPIA function
Signal names on the MPC8260 processor
Pin numbers on daughter card
TXD7
PA18
8
RXD7
PA17
34
RXD6
PA16
33
RXD5
PA15
36
RXD4
PA14
35
RXD3
PA13
38
RXD2
PA12
37
RXD1
PA11
40
RXD0
PA10
39
TXCLK
PC21
18
RXCLK
PC20
44
TXADDR0
PC15
6
RXADDR0
PC14
32
TXADDR1
PC13
3
RXADDR1
PC12
29
TXADDR2/TXCLAV1
PC7
4, 24
RXADDR2/RXCLAV1
PC6
30, 50
RXADDR3/RXCLAV2
PD29
27, 47
TXADDR4/CLAV3
PD19
2, 22
RXADDR4, RXCLAV3
PA18
28, 28
RXPRTY
PD17
41
TXADDR3/TXCLAV2
PD7
1, 21
TXPRTY
ELPD (generated in logic)
15
추가 정보
UTOPIA/DS2156, DK101 또는 DK2000에 대한 보다 자세한 내용은 korea.maxim-ic.com/telecom에서 확인하거나 Dallas Semiconductor Telecommunication Applications 지원 팀에 문의한다.
utopia, DS2156, DS2156DK, DK101, DK2000, utopia II bus, adtech AX/4000, telecom ICs, demo kits
Discussion on DS2156, DS2156DK, Utopia II Bus and how the DK101 and DK2000 can be used with DS2156DK with the DS2156 to run on UTOPIA II Bus mode.
Utopia, DS2156, DS2156DK, DK101, DK2000, Utopia II Bus, Adtech AX/4000
다운로드, PDF 형식
