개요: 이 애플리케이션 노트에서는 Maxim의 웨이퍼 레벨 패키지(WLP)에 대해 설명한다. 본문에서는 웨이퍼 구조, 테입 앤 릴 패키징, PCB 레이아웃, 어셈블리, 리플로우, 열 특성 및 신뢰성 등의 주제에 대해 다루고 있다.
참고: 최종적으로 업계 표준이 요구하는 설계 및 어셈블리 문서를 따르는 것은 최종 사용자와 어셈블러의 책임이다. 업계 표준 문서에는 다음 항목들이 포함된다.
Association Connecting Electronics Industries (IPC)
Joint Electronic Device Engineering Council (JEDEC)
Electronic Industries Alliance (EIA)
International Electronics Manufacturing Initiative (iNEMI)
International Electrotechnical Commission (IEC)
American National Standards Institute (ANSI)
Jisso International Council (JIC)
Japan Printed Circuit Association (JPCA)
Wiring and Harness Manufacturers Association (WHMA)
머리말
웨이퍼 레벨 패키지(WLP)는 기존의 SMT 어셈블리 방법을 사용하여 앞면을 아래로 하여 IC를 PCB에 부착할 수 있는 칩 스케일 패키지(CSP)의 한 종류이다. 칩의 패드는 개별 솔더 볼을 통해 PCB 패드에 직접 연결된다(그림 1). WLP 기술은 본드 와이어나 인터포저 연결이 필요 없기 때문에 다른 BGA, 리드 및 라미네이트 기반 CSP와는 다르다. 일반적으로 언더필 (underfill) 재료가 WLP에 반드시 필요한 것은 아니다. 하지만 이동통신 기기와 같은 특정 애플리케이션에서 언더필은 WLP의 기계적 안정성을 강화할 수 있다. WLP의 주요 이점에는 작은 패키지 크기, 최소화된 IC-to-PCB 인덕턴스, 줄어든 제조 사이클 시간 등이 있다.
그림 1. 10 x 10 WLP 회로 측면 사진
WLP 구조
Maxim의 WLP 칩은 실리콘 회로 기판 위에 직접 패키지 인터커넥트 구조를 쌓아 올려 제조된다. 능동 웨이퍼 표면 위에는 유전체 리패시베이션 폴리머 필름이 입혀진다. 이 필름은 다이 표면에서 볼 부착과 전기적 절연을 위해 기계적 응력을 덜어준다. 비아는 폴리머 필름 내부에 형상화되어 IC 본드 패드에 전기적 접점을 제공한다.
WLP 볼 어레이는 균일한 그리드 피치를 갖는 일반 그리드를 기반으로 구성된다. 솔더 범프 재료는 톱마크의 A1 표시기에 의해 식별된다(톱마크의 A1 위치는 그림 2 참조). 공융 SnPb 솔더에 대한 A1 표시기는 이중 동심원 기호표시의 레이저 오버레이이다 . Pb-free 솔더의 경우 레이저로 표시된 A1 표시기는 플러스 부호를 갖는다 . 뒷면의 웨이퍼 라미네이션(보호 폴리머 필름)은 모든 Pb-free WLP 제품에 사용된다. 이 폴리머 재료는 기계적과 뒷면의 실리콘 표면에 대한 UV 자외선 보호를 위해 포함된다.
WLP 영역 어레이 설계 및 치수
Maxim의 WLP 패키지는 0.5mm 및 0.4mm 피치로 설계된다. 상세한 WLP 외형 도면은 Maxim 패키지 외형 페이지에 나와 있다.
그림 2. 10 x 10 어레이 WLP 패키지 외형 도면
WLP 캐리어 테입
Maxim의 모든 WLP는 부품 캐리어 테입 앤 릴 (T&R) 형태로만 제공된다. WLP 테입 앤 릴 요구사항은 EIA-481 표준을 기준으로 한다. 자세한 테입 앤 릴 구성 정보는 Maxim SMD 테입 앤 릴 데이터 페이지에서 볼 수 있다.
PCB 어셈블리 공정 설계 및 구현
참고 자료:
IPC-7094: 플립 칩 및 다이 크기 부품을 위한 설계 및 어셈블리 공정 구현
PCB 설계 기준
참고 자료:
IPC-A-600: 인쇄기판의 합격 기준
IPC-6011: 인쇄기판에 대한 범용 성능 규격
IPC-6012: 경질성 인쇄기판에 대한 적합성 및 성능 규격
IPC-6013: 유연성 인쇄기판에 대한 적합성 및 성능 규격
IPC-6016: 고밀도 인터커넥트 (HDI) 레이어 또는 보드에 대한 적합성 및 성능 규격
IPC-D-279: 신뢰할 수 있는 표면 실장 기술 인쇄기판 어셈블리를 위한 설계 가이드라인
IPC-2221: 인쇄기판 설계에 대한 범용 표준
IPC-2222: 경질성 유기 인쇄기판에 대한 섹션 설계 표준
IPC-2223: 유연성 인쇄기판에 대한 섹션 설계 표준
IPC-2226: 고밀도 어레이 또는 주변기기 leaded 부품 실장 구조를 위한 설계 표준
WLP 부품을 위한 설계 레이아웃은 기계적 응력과 스트레인의 가장 중립적 위치에 있어야 한다. 또 가능하면 언제나 훨씬 높은 길이의 인접 부품으로 감싸야 한다.
모든 양면 PCB 어셈블리 설계에서는 훨씬 큰 호환 패키지를 WLP 중심 위치에서 반대편에 정렬한다.
랜드 패턴 설계
참고 자료:
IPC-7351: 표면 실장 설계 및 랜드 패턴 표준을 위한 범용 요구사항
표면 실장 패키지에는 두 가지 종류의 랜드 패턴이 사용된다(그림 3).
SMD (Solder Mask Defined)
SMD 패드는 솔더 마스크 오프닝을 갖는 개방 금속 표면이다.
솔더 마스크 오프닝은 금속 패드보다 작다.
오프닝 정의에 사용되는 솔더 마스크 재료는 보통 LPI(liquid photoimageable)이며 모든 SMT 프로세싱 요구사항을 만족하기 위해서는 적합한 재료 특성을 가져야 한다.
NSMD (NonSolder Mask Defined)
NSMD 패드는 패드 주위에 솔더 마스크 공차를 갖는 금속 정의 패드이다.
솔더 마스크 오프닝은 금속 패드보다 크다.
오프닝 정의에 사용되는 솔더 마스크 재료는 보통 LPI이며 모든 SMT 프로세싱 요구사항을 만족하기 위해서는 적합한 재료 특성을 가져야 한다.
그림 3. WLP를 위한 SMD vs. NSMD PCB 랜드 패드 설계
NSMD와 SMD 패드 간에 선택하기 위해서는 모든 전력, 접지 및 신호 라우팅 요구사항을 숙지해야 한다.
주어진 WLP 피치에서 NSMD 패드 크기는 SMD 패드 크기보다 더 작다. 따라서 NSMD 보드 설계로 패드 사이에 Cu 라인의 보다 높은 라우팅 가능성을 제공한다.
또한 마이크로 비아 (micro-via) 설계(즉, "via in pad")는 패드 사이에 Cu 라인의 라우팅 가능성을 높일 수 있다.
주어진 보드 설계에는 한 가지 유형의 패드 레이아웃(NSMD 또는 SMD)과 한 종류의 패드 표면 처리(아래 참조)를 사용한다.
모든 패드 사이에 솔더 마스크가 권장된다.
패드와 연결된 트레이스 너비는 패드 직경의 60% 미만이어야 한다.
표 1. Maxim WLP의 PCB 패드 크기 (미크론)
WLP Ball Pitch
Nominal Ball Size Diameter
Nominal Pad Size Diameter Used in Maxim Package Qualification
Recommended Pad Size Range
500
300
220
220 ±25
500
350
275
275 ±25
400
250
210
210 ±25
금속 표면 코팅
유기적 납땜성질 보존제(OSP): 가능
무전해 니켈/무전해 도금(ENIG): 가능
무전해 주석 도금 및 HASL 주석 도금: 권장하지 않음.
Pb-Free 어셈블리 PCB 재료
표준 FR-4는 Maxim WLP와 호환 가능하지만 열 팽창 계수(CTE)가 작고 비교적 더 높은 유리 전이 온도(Tg)를 갖는 FR-4를 사용하면 패키지 신뢰성을 향상시킬 수 있다.
솔더 페이스트 인쇄 스텐실 간극 설계
참고 자료:
스텐실 설계를 위한 IPC-7525 가이드라인
간극 형태
스텐실로부터 솔더 페이스트 릴리스를 높이기 위해 원형보다 정방형이 선호된다.
스텐실 간극 형태는 스텐실 상부보다 바닥(PCB측)이 더 넓은 사다리꼴이어야 한다.
솔더 스텐실 제조
스텐실은 다음 프로세스 중 하나를 이용하여 제조할 수 있다.
스테인리스 스틸 호일 레이저 컷 다음 전해연마
니켈 기반 금속 호일의 전주 (electroforming)
SMT 공정 흐름
입수된 테입 앤 릴 검사
보드에 솔더 페이스트 인쇄
보드에 칩 배치
솔더 리플로우
플럭스 제거 (옵션)
솔더 조인트 검사
패키징 및 출하
자동화된 부품 배치
표준 자동 조립 장치를 사용하여 Maxim WLP를 배치할 수 있다. 보다 높은 정확도를 위해 미세 피치 IC 패키징 배치 장비가 선호된다.
물리적 손상을 피하기 위해 조립 시 최소한의 힘만 가해져야 한다.
보다 나은 리플로우 수익률을 위해 페이스트 블록 높이보다 20% 큰 PCB의 솔더 페이스트에 범프를 디핑하는 것이 좋다.
솔더 페이스트 리플로우
모든 Maxim WLP는 업계 표준 솔더 리플로우 공정과 호환된다. 리플로우 프로파일의 경우 J-STD-020, Rev D.1 Pb-free 솔더 리플로우 요건 및 페이스트 공급업체의 기타 권장 요건을 참조한다.
질소 불활성 환경 리플로우 솔더링은 옵션이다. 그러나 질소 불활성 환경 리플로우를 이용하면 대기 중 리플로우 경우에 비해 PCB 패드에 보다 나은 Pb-free WLP 센터링을 제공한다.
WLP 재작업
재작업은 실리콘 다이 회로 패키지에 기계적 및 ESD 손상을 방지할 수 있도록 제어되고 적합한 공정만 사용하여 수행되어야 한다.
볼 어레이 패키지 재작업에는 기존의 뜨거운 가스 BGA 재작업 시스템보다 집중화된 IR 기술이 권장된다. Focused IR은 핀 포인트 정확성, 리플로우 제거를 제공하고 나아가 고밀도 회로 어셈블리에서 인접 부품을 가열하지 않아도 최소형 WLP를 교체할 수 있다.
WLP의 열 성능
3-D 열 모델링을 수행하여 Maxim WLP의 접합-대기 열 저항, ΘJA, 접합-보드 열 저항 ΘJB을 결정한다. 표준 4레이어 2s2p 보드(JESD51-9)는 그림 4와 5를 참조한다. 1s0p 보드에 대한 추가 데이터는 Maxim의 내부 WLP 엔지니어링 사이트에서 찾아볼 수 있다. AN1891_1을 이용하려면 해당 지역의 대리점으로 문의한다.
그림 4. 4레이어 보드(2s2p)에서 ΘJA vs. 볼 카운트
그림 5. 4레이어 보드(2s2p)에서 ΘJB vs. 볼 카운트
Maxim WLP 신뢰성
표 2에 나와 있는 신뢰성 테스트를 통해 Maxim WLP의 성능을 측정한다. 표 3에는 6 x 6 어레이 WLP 데이터가 나와 있다. 그밖에 기타 어레이에 대한 데이터는 Maxim의 내부 WLP 엔지니어링 사이트에서 이용할 수 있다. AN1891_1은 해당 지역의 대리점으로 문의한다.
다운로드, PDF 형식
. Pb-free 솔더의 경우 레이저로 표시된 A1 표시기는 플러스 부호를 갖는다 
. 뒷면의 웨이퍼 라미네이션(보호 폴리머 필름)은 모든 Pb-free WLP 제품에 사용된다. 이 폴리머 재료는 기계적과 뒷면의 실리콘 표면에 대한 UV 자외선 보호를 위해 포함된다. 
