개요: RF 레이아웃은 보드 적층, 전원 라우팅, 접지 등의 기본적 요소들을 이해하는 것에서 시작된다. 이 애플리케이션 노트에서는 이러한 기본적 요소들에 대해 설명하고 RF 설계의 성능을 극대화할 수 있도록 전원 라우팅, 전원 바이패스, 접지 기법에 대한 실제적이고 검증된 가이드라인을 제시한다. 또한 PLL 스퍼 레벨을 제어하기 위한 실제 예를 설명한다. 왜냐하면 PLL 스퍼는 전원 디커플링, 접지, 필터 소자 배치 등에 특히 민감하기 때문이다. MAX2827 802.11a/g 트랜시버 참조 설계 PCB 레이아웃을 예로 들어 설명한다.
1부: 전원 라우팅 및 바이패스 개요
RF 회로를 설계할 때 전원부에 대한 구현과 그 레이아웃은 흔히 고주파 신호 경로를 해놓고 나서 생각하는 것으로 간주된다. 이를 신중히 고려하지 않으면, 회로의 전원 전압이 영향을 받아 잡음이 증가함으로써 RF 회로의 시스템 성능에 부정적인 영향을 미칠 수 있다. 적절한 PCB 레이어 적층 계획, 방사형태 토폴로지를 이용한 VCC 라우팅, VCC 핀의 적절한 디커플링을 통해 최상의 RF 성능을 달성할 수 있다.
PCB 레이어를 잘 결정하면 이후의 레이아웃 과정이 쉬워진다. WLAN 라우팅에 주로 이용되는 4레이어 보드라고 할 때, 일반적인 적층에서 맨 위 레이어는 소자 배치 및 RF 라우팅을 위한 것이고, 두 번째 레이어는 접지 플레인이며, 세 번째 레이어는 전력 라우팅을 위한 것이고, 네 번째 레이어는 신호 라우팅을 위한 것이다. RF 신호 경로를 위해 잘 조절된 임피던스를 구현하기 위해서는, 두 번째 레이어에 접지 플레인이 끊어지지 않도록 해야 한다. 그리하여 접지 귀로(ground return)를 되도록 짧게 하고, 첫 번째 레이어와 세 번째 레이어를 분리시켜서 커플링을 최소화할 수 있다. 레이어의 수가 다른 적층 기법을 이용할 수도 있겠으나 여기서 설명하는 기법이 성공적인 것으로 입증되었다.
VCC 신호의 라우팅을 간소화하기 위해 큰 전원 플레인의 이용을 생각해볼 수 있지만, 이 기법은 대부분의 경우에 시스템 성능을 저하시킨다. 큰 플레인은 모든 전원 전압을 연결하기 때문에, 잡음이 한 핀에서 다른 핀으로 전달되는 것을 방지할 수 없다. 이와 달리 방사형태의 토폴로지를 이용하면, 시스템의 여러 전원 핀 간의 커플링을 낮출 수 있다. 방사형태의 토폴로지를 이용해 VCC를 분산시킨 한 예가 그림 1과 같은 것으로, 이는 MAX2826 IEEE 802.11a/g 트랜시버 평가 보드의 레이아웃이다. 메인 VCC 노드가 구축되면 이로부터 개별 트레이스가 분기되어서 각각의 RF IC 전원 핀에 연결된다. 각각의 전원 핀에 대해 개별적으로 트레이스를 이용하면 핀 사이를 공간적으로 분리할 수 있어서 커플링을 최소화할 수 있다. 또한 각각의 라인이 한정된 양의 기생 인덕턴스를 갖게됨으로써, 라인으로부터 들어오는 고주파 잡음을 필터링하는 데도 도움이 된다.
그림 1. 방사형태 토폴로지 VCC 라우팅
VCC 라우팅을 위해 방사형태 토폴로지를 이용할 때는, 전원 라인을 적절히 디커플링해야 한다. 디커플링이 복잡해지는 이유는 커패시터가 기생 인덕턴스를 포함하기 때문이다. 실제로 커패시터는 그림 2에서처럼 직렬 RLC 회로로 설명할 수 있다. 낮은 주파수에서는 커패시턴스가 지배적이지만, 의 자기공진 주파수(SRF) 후에는 커패시터 임피던스가 인덕티브 특성을 나타내기 시작한다. 그러므로 커패시터는 자신의 SRF 주파수 근방 또는 아래 주파수 범위에서만 디커플링 용도로 사용할 수 있는데, 그러한 주파수 범위에서는 커패시터가 해당 주파수에서 로우 임피던스를 나타낸다. 그림 3은 다양한 커패시터 값에서의 일반적인 S11 동작을 보여준다. 이 도표에서는 그래프 최저점으로 SRF를 알 수 있다. 또한 커패시턴스가 높을 경우, 낮은 값의 커패시터에 비해서 낮은 주파수에서의 디커플링이 더 우수(더 낮은 임피던스가 됨)하다는 것을 알 수 있다.
그림 2. 커패시터의 등가 회로
그림 3. 주파수에 따른 커패시터 임피던스 변동
VCC 방사형태 토폴로지의 메인 노드에는 2.2µF 등의 높은 값 커패시터를 배치하는 것이 바람직하다. 이 커패시터는 SRF가 낮으면서도 저주파 잡음을 제거하고 안정된 DC 전압을 발생시키기에 매우 효과적이다. 이 IC의 각각의 전원 핀에 10nF 등의 낮은 값 커패시터를 이용해서 VCC 라인에 커플링되었을 수 있는 고주파 잡음을 제거해야 한다. 전원 핀이 지원하는 회로 부분이 특히 잡음에 민감할 때는(VCO 전원 등) IC에 가깝게 2개 커패시터를 배치해야 할 수도 있다. 예를 들어 100pF 커패시터를 10nF 커패시터와 병렬로 이용하면 더 넓은 주파수 범위의 디커플링을 제공하므로 전원이 잡음에 덜 민감해진다. 따라서 각 전원 핀을 신중하게 검토해서 얼마나 많은 디커플링이 필요하고 어느 주파수에서 특정 회로가 잡음에 가장 취약한지를 알아야 한다.
전원 디커플링 기법을 잘 적용하고, PCB 레이어 적층과 VCC 라우팅(방사형태로 구현함으로써)을 잘 고려하면, 그것은 RF 시스템 설계에 튼튼한 기초가 될 것이다. 다양한 요인들이 시스템 성능을 저하시키기는 하나, 될 수 있는 한 잡음이 없는 전원을 이용하여 최적의 성능을 달성할 수 있다.
2부: RF 접지 개요 및 접지 비아(Via)의 이용
접지와 라우팅 또한 WLAN 보드 레이아웃과 제작에 있어 중요한 단계이다. 이 두 단계는 보드 기생 파라미터에 직접적으로 영향을 끼쳐 시스템 성능을 저하시킬 수 있다. RF 보드 설계의 접지를 분산하는 데에는 만능 솔루션이 없으며, 다양한 기법을 결합해서 만족스러운 시스템 성능을 달성하여야 한다. 분할 접지 플레인 또는 분할 트레이스를 이용해 아날로그와 디지털 신호를 분리시키거나, 고전류 또는 고열 발생 섹션을 격리시킬 수 있다. 하지만 앞에서의 WLAN 보드 설계에서 살펴 본 바를 근거로, 4레이어 적층 보드에서 하나의 완전 접지 플레인도 잘 적용될 수 있다. 원칙은 접지 플레인을 이용해 보드의 다른 회로로부터 RF 섹션을 차폐해서 상호 간섭을 방지하는 것이다. 앞서 1부에서 설명했듯이 레이어 2는 일반적으로 접지 플레인으로 설계되고, 레이어 1은 소자 및 RF 라우팅에 이용된다.
접지 배치를 마친 다음에는, 되도록 짧은 경로로 모든 신호 접지 귀로를 완전한 접지 플레인으로 라우팅해야 한다. 상단 레이어 접지에서 접지 플레인으로 비아(through-hole or via)를 드롭시키는 것이 이 작업을 위한 일반적인 솔루션이다. 하지만 비아는 인덕티브 특성이 높다. 그림 4는 비아의 물리적 모델이다. 그림 5는 정확한 전기적 모델이다. 여기서 L비아는 비아 인덕턴스이고 C비아는 비아의 PCB 패드의 기생 커패시턴스이다. 여기서 설명하는 접지 기법은 기생 커패시턴스를 무시할 수 있다. 깊이가 1.6mm이고 직경이 0.2mm인 비아는 인덕턴스가 0.75nH이다. 2.5GHz/5.0GHz WLAN 대역에서 등가 리액턴스는 각각 12Ω/24Ω이다. 그러므로 접지에 대한 단일 비아가 RF 신호를 위한 실제적인 접지를 제공하지는 못한다. 우수한 보드 설계를 위해서는 RF 회로 섹션에서, 되도록 많은 비아를 접지로 연결시켜야 한다. 특히 널리 이용되는 IC 패키지의 노출 접지 패들의 경우 더 그러하다. 이렇게 하지 않으면 수신 프런트엔드 또는 전력 증폭기 회로에서 예기치 않은 이미터 저하(emitter degeneration)가 발생하고, 이로써 이득이 감소하거나 잡음 성능이 저하될 수 있다. 조악하게 솔더링된 접지 패들은 유사한 문제를 야기할 수 있음을 주의한다. 또한 전력 증폭기의 열 소산을 위해 견고한 접지 플레인으로 다수의 비아가 필요하다.
그림 4. 비아의 물리적 모델
그림 5. 비아의 물리적 모델
다른 스테이지의 잡음을 필터링하고 국부적으로 발생한 잡음을 제한해 스테이지와 VCC 라인 간의 상호간섭을 방지할 수 있다는 것은, VCC 디커플링을 이용할 때의 이점이다. 디커플링 커패시터가 동일한 접지 비아를 공유하면, 이들 비아가 공동의 말단 지점에서 비아 인덕턴스로 인해 전원으로부터의 모든 RF 간섭을 접지로 전달한다. 이렇게 되면 디커플링 커패시터가 제 기능을 못할 뿐 아니라, 시스템의 스테이지 간에 잡음 커플링을 위한 또 다른 경로를 제공하게 된다.
3부에서 설명했듯이, PLL 구현은 언제나 시스템 설계의 까다로운 작업이다. 접지 분리가 양호하지 않으면 만족스러운 스퍼 레벨 성능을 달성할 수 없다. 오늘날의 IC 설계는 모든 PLL과 VCO를 칩에 통합한다. 또한 대다수 PLL이 디지털 전류 차지 펌프 출력을 이용해서 루프 필터를 통해 VCO를 제어한다. 일반적으로 차지 펌프의 디지털 펄스 전류를 아날로그 제어 전압으로 필터링하기 위해서는, 2차 또는 3차 RC 루프 필터가 필요하다. 차지 펌프 출력에 가장 가까운 2개 커패시터를 차지 펌프 회로 접지에 곧바로 접지해야 한다. 그리하여 접지 귀로 펄스 전류 경로를 VCO 접지로부터 분리시켜서 LO의 비교 주파수 스퍼를 최소화할 수 있다. 세 번째 커패시터(3차 필터를 위한)는 제어 전압이 디지털 전류에 따라 영향을 받지 않도록 곧바로 VCO 접지로 연결해야 한다. 이러한 원칙이 지켜지지 않으면, 비교 스퍼가 높아질 우려가 있다.
그림 6은 접지를 위한 PCB 레이아웃의 예이다. 접지 패들에는 다수의 접지 비아가 있으며, 각각의 VCC 디커플링 커패시터가 각자의 접지 비아를 이용한다. 네모 안의 회로는 PLL 루프 필터이다. 첫 번째 커패시터는 곧바로 GND_CP로 연결되고, 두 번째 커패시터(R과 직렬)는 180° 회전해서 동일한 GND_CP로 리턴한다. 그러나 세 번째 커패시터는 GND_VCO로 연결된다. 이러한 접지 분산이 우수한 시스템 성능을 달성한다.
그림 6. MAX2827 참조 설계 보드의 PLL 필터 소자 배치 및 접지 예
3부: 적절한 전원 바이패스 및 접지를 이용한 PLL 스퓨리어스 관리
802.11a/b/g 시스템의 전송 스펙트럼 마스크 요구를 충족하는 것 역시 만만치 않은 작업이다. IEEE 및 FCC 표준을 충족하고 적정한 전송 출력 전력을 유지하기 위해서는, 충분한 마진을 이용해 선형성과 전력소비를 절충해야 한다. IEEE 802.11g 시스템의 일반적인 목표가 안테나에서 +15dBm이고 20MHz 오프셋으로 -28dBr이다. 대역 내 ACPR(인접 채널 전력비)은 크게 소자 선형성에 대한 함수로 여겨지는데, 이를 특정 애플리케이션에 따라 일정 범위 내에서 절충할 수 있다. 전송 라인의 ACPR을 최적화하는 것은 대부분이 Tx IC 및 PA의 바이어스 조정과 PA 입력, 출력, 스테이지간 매칭 네트워크의 미세 튜닝으로 이루어진다.
하지만 모든 ACPR 문제가 소자 선형성 때문인 것은 아니다. 대표적인 예가, 전력 증폭기와 PA 드라이버(ACPR의 주된 두 요인)를 충분히 튜닝하고 최적화한 후에도, WLAN 트랜스미터는 원하는 인접 채널 성능보다 더 낮은 성능을 보이는 것이다. 트랜스미터의 PLL로 인한 국부 발진기(LO)의 스퍼 또한, ACPR 성능을 저하시킬 수 있다. LO 스퍼는 곧바로 변조 기저대역 신호와 혼합되고, 이 성분은 원하는 채널을 따라 증폭된다 (그림 7 참조). 이러한 혼합은 PLL 스퍼가 특정 임계값 이상일 때만 문제가 된다. 이 임계값 이하이면 ACPR이 PA 비선형성에 의해 좌우된다. Tx 출력 전력과 스펙트럼 마스크 성능의 '선형성이 제한적'이면, 선형성을 위해 전류와 출력 전력을 절충할 수 있으며, 이것이 의도한 시나리오이다. LO 스퍼가 ACPR 성능에 있어 지배적이면 '스퍼 제한적'이 되며, PA를 더 높게 바이어스해서 특정 POUT에 대해 스퍼의 ACPR 기여도를 낮추어야 한다. 이를 위해서는 더 높은 전류가 필요하며, 그로 인해 설계의 융통성 범위가 줄어든다.
큰 이미지 보기 그림 7. 801.11g의 스펙트럼 마스크 요구 및 비교 스퍼로 인한 저하
이렇게 되면 PLL 스퍼를 어떻게 전송 스펙트럼에 영향을 미치지 않는 진폭으로 제한할지에 관한 효과적인 방법을 고민해야 한다. 방해가 되는 스퍼를 알고 있는 경우에는 몇 가지 기법을 이용할 수 있다. 첫 번째 방법은 스퍼를 감쇄하기 위해 PLL의 루프 필터 대역폭을 좁히는 것이다. 이 방법이 어떤 경우에는 효과적이지만, 다음과 같은 경우에는 소용이 없을 수도 있다.
예를 들어 그림 8과 같은 경우라고 하자. 20MHz 비교 주파수의 프랙셔널 N 합성기를 이용한다. 루프 필터가 컷오프 주파수가 200kHz인 이차항 필터라면 통상 약 40dB/디케이드 롤오프이므로, 20MHz일 때 80dB 감쇄가 일어난다. 원치 않는 변조를 발생시킬 수 있는 레벨인 -40dBc로 참조 스퍼를 측정하면, 루프 필터의 영향을 벗어나서 스퍼를 발생시키는 메커니즘이 발생한다(필터 이전에 발생한 것이라면 처음부터 매우 강한 것이었을 것이다). 필터 대역폭을 좁히는 것으로는 이 스퍼를 개선하지 못하며, 이는 오히려 PLL 록 시간을 증가시키므로 분명히 바람직하지 않다.
그림 8. PLL 필터 점근선과 코너 주파수 및 비교 스퍼의 상대적 배치
PLL 스퍼를 극복하는 가장 효과적인 방법은 적절한 접지, 전원 라우팅, 디커플링 기법을 이용하는 것이다. 그러므로 이 애플리케이션 노트 도입부에서 설명한 요소들이야말로 PLL 스퍼 문제를 완화하기 위한 좋은 출발점이다. 여기서는 차지 펌프의 상대적으로 높은 전류 변동 때문에 방사형태 토폴로지가 필수적이다. 분리가 적절하지 않으면, 전류 펄스에 의해 생성된 잡음이 VCO 전원으로 커플링해서 실제적으로 비교 주파수에서 VCO를 변조한다. 이를 흔히 'VCO 푸싱'이라고 한다. 전원 라인의 물리적 분리, 각 VCC 핀의 디커플링, 접지 비아의 적절한 배치, 직렬 페라이트 소자(최후의 방법으로서)로써 분리를 할 수 있다. 모든 설계에 이들 방법이 모두 필요한 것은 아니지만 이들 각각의 방법을 스퍼 완화 전략의 일부로 이용할 수 있다.
그림 9는 부적절하게 디커플링된 VCO 전원의 효과를 보여준다. 전원 리플이 곧바로 차지 펌프 동작에 영향을 미침으로써 전원 라인을 지저분하게 한다. 다행히 이 경우에는 로컬 바이패스 커패시턴스를 높여서 이러한 전기적 오염을 상당히 낮출 수 있다. 그림 10은 변경 후에 동일 지점에서 측정한 것이다.
그림 9. 부적절하게 디커플링된 VCC_VCO
그림 10. VCO 전원의 바이패스 커패시턴스를 높임으로써 잡음 감소
또 다른 예로 VCO 전원에서 유사한 잡음이 관찰되었다. 이에 따른 스퍼가 ACPR에 영향을 미칠 만큼 강했고 디커플링이 상황을 개선하지 못했다. 이 경우에는 PCB 레이아웃을 살펴봄으로써, VCO 전원 트레이스가 곧바로 차지 펌프 전원 밑으로 연결되는 것을 알 수 있었다. 이 트레이스를 다시 라우팅하면 스퍼를 기준 이내로 낮출 수 있었다.
의견을 보내주세요! 위 내용이 도움이 되셨나요? 여러분의 의견을 기다립니다 — Maxim은 보내주신 정정이나 제안사항을 반영하고 있습니다.
이 페이지를 평가하고 의견을 보내주십시오.
다운로드, PDF 형식
의 자기공진 주파수(SRF) 후에는 커패시터 임피던스가 인덕티브 특성을 나타내기 시작한다. 그러므로 커패시터는 자신의 SRF 주파수 근방 또는 아래 주파수 범위에서만 디커플링 용도로 사용할 수 있는데, 그러한 주파수 범위에서는 커패시터가 해당 주파수에서 로우 임피던스를 나타낸다. 그림 3은 다양한 커패시터 값에서의 일반적인 S11 동작을 보여준다. 이 도표에서는 그래프 최저점으로 SRF를 알 수 있다. 또한 커패시턴스가 높을 경우, 낮은 값의 커패시터에 비해서 낮은 주파수에서의 디커플링이 더 우수(더 낮은 임피던스가 됨)하다는 것을 알 수 있다.
